전자회로 실무 / 전원망·적층

신호층의 빈 공간에 구리를 채울 때는 어느 전원이나 접지에 연결할지 확인합니다

기존 신호층의 빈 공간을 전원 동박으로 활용하면 전원 경로를 보완할 수 있습니다. 다만 추가한 구리가 신호에도 영향을 주므로, 접속 비아(via)와 인접층 구조를 정한 뒤 전원과 신호 특성을 함께 검증합니다.

먼저 알아둘 용어

PDN(Power Distribution Network)·평면쌍 — PDN은 부하에 전원을 공급하는 전체 전원망입니다. 평면쌍은 인접한 전원·귀환 도체 영역으로 겹침·거리·연결이 전원망 특성에 영향을 줍니다.

공진·목표 임피던스(impedance) — 공진은 저장된 전기·자기 에너지의 교환으로 특정 주파수에서 응답이 커질 수 있는 현상입니다. 목표 임피던스는 부하의 허용 전압 변화 등에 맞춰 정하는 전원망 요구입니다.

신호층의 빈 공간에 구리를 채울 때는 어느 전원이나 접지에 연결할지 확인합니다 — 설명용 도해
신호층의 빈 공간에 구리를 채울 때는 어느 전원이나 접지에 연결할지 확인합니다 — 설명용 도해 · 클릭하면 확대됩니다.

대상 레일의 기존 연결을 먼저 표시합니다

부하와 전압 레일(power rail)을 정하고 전원·접지 연결을 층별로 그립니다. 신호층의 남는 공간 중 실제 해당 전원 또는 귀환에 연결 가능한 후보를 찾습니다. 빈 곳은 무조건 접지로 채운다는 규칙을 적용하지 않습니다.

각 후보의 넷(net), 연결 비아, 인접층의 대응 동박과 사이 유전체를 표시합니다. 가까운 면의 정전용량과 연결 인덕턴스(inductance)를 개선할 가능성을 검토하지만 넓어 보이는 면적만으로 유효한 경로가 생겼다고 판단하지 않습니다. 부유 영역과 가는 목만 남은 연결을 검사합니다.

추가 동박이 바꾸는 신호 구조도 확인합니다

같은 층 배선과 옆 동박 간격·임피던스를 다시 검토합니다. 다른 전압 영역을 하나로 합치지 않고 신호 아래 기준면 연속성과 필요한 절연을 유지합니다. 인접층의 새 경계가 기존 신호 귀로를 끊지 않는지도 확인합니다. 공간이나 제조 조건이 부족하면 해당 후보를 보류합니다.

추가 동박이 고속 메모리나 직렬 데이터 링크의 기준면을 바꾼다면, 제조 데이터가 확정되기 전에 신호 무결성(signal integrity, SI)과 전원 무결성(power integrity, PI)의 확인 항목을 나눠 정합니다. SI는 송신기에서 수신기까지 전달된 신호의 전압·시간 여유를, PI는 부하 전류가 바뀔 때 전원 핀의 전압 변동과 전원망 응답을 다룹니다. 해당 인터페이스와 전원 레일의 허용 범위를 먼저 확인합니다. 실제 적층·비아·종단을 반영한 신호 채널 모델에서는 송신·수신 접속점을 측정 포트(port)로 정하고 신호 조건을 지정합니다. 각 포트의 반사와 포트 간 전달을 나타내는 S-파라미터(scattering parameters), 수신단 아이 다이어그램(eye diagram, 여러 비트 파형을 겹쳐 판정 여유를 보는 그림)을 요구 대역·판정 기준에 대조합니다. 전원망 모델에는 부하 접속점·예상 전류 변화·커패시터 연결을 반영하여 필요한 대역의 임피던스와 공진을 허용 범위에 대조합니다. 제작 후에는 다음 절처럼 같은 부하 조건의 핀 전압과 전원망 응답을 측정해 모델과 비교합니다. 배선이 보기 좋다는 이유만으로 두 검사를 합격 처리하지 않습니다. 해석 범위는 Keysight의 신호 무결성 자료와 전원망 측정 자료를 참고합니다.

같은 부하와 장착 조건에서 주파수별로 비교합니다

부하·커패시터(capacitor)·측정 위치·동작 조건을 고정하고 추가한 동박과 연결 변경을 기록합니다. 필요한 주파수 범위의 임피던스·공진과 부하가 바뀔 때 핀(pin) 전압을 확인합니다. 한 측정점이나 일부 주파수에서 임피던스가 낮아졌다고 해서 필요한 전체 주파수 대역을 만족한다고 판단하지 않습니다.

다른 사례의 약 10배 개선을 현재 설계의 목표 결과로 복사하지 않습니다. 실제 형상과 모델·측정 조건이 있어야 비교할 수 있습니다. 동박을 추가해도 디커플링(decoupling) 부품과 레귤레이터 제어 조건은 따로 확인해야 하며, 채택한 영역·넷·연결·검증 결과를 함께 보존합니다.

손실을 읽은 주파수와 수신 판정 조건을 함께 적습니다

삽입 손실 그래프의 한 점을 비교할 때는 그 주파수를 선택한 이유, 선로의 실제 비트율·심벌율과 변조·부호화 방식을 함께 기록합니다. 전송하는 유효 데이터의 속도와 물리 선로의 속도를 섞지 않습니다. Tektronix의 PCIe 6 PHY 설명도 NRZ와 PAM4의 비트·심벌 관계를 구분합니다. 데이터율 숫자만 보고 모든 인터페이스에 같은 손실 평가 주파수를 적용할 수는 없습니다.

측정 기준면과 채널 길이, 송신 설정·시험 패턴, 수신 등화 설정 및 아이·오류율 판정 조건을 맞춰 비교합니다. 한 주파수의 손실이 작아졌다고 전체 채널의 반사·누화·잡음이나 수신 성능까지 확인된 것은 아닙니다. 예시의 4 Gb/s·2 GHz 또는 특정 dB 값을 다른 인터페이스의 보편 합격 기준으로 옮기지 않습니다.

English summary. Record the physical bit and symbol rates, encoding and reason for the chosen loss frequency. Compare receiver settings and criteria as well; one insertion-loss value does not certify a channel.

접지 기준과 전원 기준 후보는 귀환·결합·전원망을 함께 비교합니다

신호층 옆의 접지면을 전원면으로 바꾸는 후보라면, 명목 임피던스만 맞춘 뒤 같은 구조라고 보지 않습니다. 그 전원면의 실제 넷과 잡음, 송신·수신 부근에서 기준 접지로 이어지는 고주파 경로를 확인합니다. Altium의 고속 귀환 경로 지침도 전원면을 귀환에 쓰는 경우 디커플링 연결과 루프를 따로 검토합니다. 서로 다른 전압면을 비아로 직접 연결하거나 필요한 절연 장벽을 가로지르는 처리는 하지 않습니다.

같은 송신 에지·패턴·수신 부하·배선 길이·포트 기준으로 두 후보를 비교합니다. 배선 형상이나 층간 거리도 바뀌었다면 그 차이를 함께 기록합니다. 한 신호의 아이만 보지 않고 인접 신호 간 결합과 전원망 임피던스·레일 잡음을 별도 지표로 비교합니다. 동시에 여러 변수를 바꾼 결과를 기준면 하나의 확정 인과로 돌리지 않습니다. 필요한 모델 입력과 실측이 없는 단일 사례를 근거로 전원면 참조를 전면 금지하거나 항상 안전하다고 일반화하지 않습니다.

English summary. Compare ground- and power-reference alternatives with matched signal and load conditions, while recording geometric changes. Check return coupling and PDN behavior separately; one anecdote cannot prove a universal prohibition or safety rule.