먼저 알아둘 용어
양극성·레벨 이동·ADC(Analog-to-Digital Converter) — 양극성 신호는 기준 0 V의 양쪽으로 변하는 신호입니다. 레벨 이동은 신호의 기준을 옮기는 작업이며 ADC는 아날로그(analog) 전압을 디지털(digital) 값으로 바꾸는 변환기입니다.
버퍼(buffer)·주입 전류 — 버퍼는 입력을 따라가면서 다음 단계를 구동하는 회로입니다. 주입 전류는 입력 단자에서 보호 회로 등을 통해 전원선이나 기준 노드(node)로 흘러드는 전류입니다. 회로의 전원이 꺼진 상태에서도 입력 신호 때문에 이런 전류가 흐르는지 확인해야 합니다.
계산 기호 — Vi는 입력, Vo는 출력, Vshift는 비반전 입력의 기준 전압입니다. Rin은 입력 저항, Rf는 피드백(feedback) 저항으로 Rf/Rin이 반전 기울기의 크기를 정합니다.
레일투레일(rail-to-rail)·헤드룸(headroom) — 레일투레일은 전원 근처까지 사용할 수 있음을 나타내는 표현이지만 모든 부하에서 정확히 전원 끝까지 선형임을 뜻하지 않습니다. 헤드룸은 선형 동작에 남겨야 하는 전압 여유입니다.
작동 원리
기울기와 영점을 따로 정하면 넓은 양극성 신호를 ADC 범위로 옮길 수 있습니다. 입력을 저임피던스 버퍼로 받은 뒤 Rin을 통해 반전 입력으로 넣고, 출력에서 Rf로 되먹이며 비반전 입력에 Vshift를 공급하는 구성입니다.
이 수치 예시에서는 앞단 OPA140을 +15 V와 −15 V로 공급해 전압 팔로어로 쓰고, 뒷단 OPA2376을 5 V로 공급해 반전 증폭과 레벨 이동을 맡깁니다. 서로 다른 전원 영역에 놓인 두 부품을 사용한 예시이므로, ±10 V 입력이 앞단에 허용되는지와 5 V 뒷단의 입력·출력 여유를 각각 확인해야 합니다. 계산식만 맞으면 OPA140과 OPA2376을 다른 제품으로 바꾸어도 된다는 뜻은 아닙니다.
그러나 양전원 버퍼가 먼저 켜지고 단전원 단계가 꺼져 있으면 정상 DC(Direct Current) 식만으로 입력 보호를 판단할 수 없습니다. 각 단계의 실제 전원 상태에서 신호 단자·기준 노드 전압을 구하고 보호 다이오드(diode) 등으로 흐를 수 있는 전류를 추적해야 합니다. 직렬 저항과 접지 귀로는 단순히 이득에만 관계하는 부품으로 보지 않습니다.
적용 순서
- 입력 두 끝점과 ADC 출력 두 끝점을 정합니다. 이 예시의 기울기 크기는 (4.8−0.2)/20=0.23입니다.
- Rf/Rin=23 kΩ/100 kΩ로 하고, 출력 중간값을 위해 비반전 입력 기준을 약 2.033 V로 둡니다. 식은 Vo=−0.23Vi+1.23Vshift입니다.
- 기준 전압을 4.096 V라고 가정하고 그 전원 쪽 저항을 10 kΩ+162 Ω, GND(Ground) 쪽 저항을 10 kΩ으로 두면 분압값은 4.096×10000/20162≈2.032 V입니다. 이 분압점이 실제 비반전 입력과 다른 회로에 의해 얼마나 부하를 받는지 확인합니다. 입력 신호원의 임피던스(impedance)가 Rin에 더해져 이득을 바꾸지 않도록 앞단 버퍼의 구동 역할도 확인합니다.
이 회로에는 23 kΩ 피드백 저항과 병렬로 43 pF 커패시터를 두고, Vshift에서 접지로 1 µF를 연결합니다. 앞의 커패시터는 주파수가 올라갈수록 피드백 경로의 임피던스를 낮춥니다. 저항과 커패시터만으로 구한 명목 주파수 1/(2π×23 kΩ×43 pF)는 약 161 kHz이지만, 이것이 실제 폐루프 대역폭이나 안정성이 확인됐다는 뜻은 아닙니다. Vshift의 이상적인 테브난(Thevenin) 저항은 (10 kΩ+162 Ω)∥10 kΩ≈5.04 kΩ이므로 1 µF와 만든 명목 시정수(time constant)는 약 5 ms입니다. 여기서 ∥는 병렬 연결이며, 시정수는 커패시터 전압이 최종값을 향해 변하는 속도를 나타내는 값입니다. 기준 전압원의 출력 임피던스·커패시터 오차·기동 순서가 있으면 실제 정착 시간은 달라집니다. 따라서 전원을 켠 직후의 출력값을 정상 상태 계산식만으로 판정하지 마십시오.
- 정상 전원에서 입력 0 V·−10 V·+10 V의 대응을 확인합니다. 이어 양전원 앞단 먼저, 5 V 뒷단 먼저, 한쪽 전원 상실과 외부 입력만 남는 조건의 단자 전압·주입 전류를 검토하고 정해진 제한 조건에서 시험합니다. 입력을 전원 레일(power rail)보다 벗어나게 허용하는 범위와 전류는 실제 소자 정격으로 정합니다.
적용 조건과 한계
출력 0.2~4.8 V 여유는 의도적입니다. rail-to-rail 제품도 부하와 동작 조건에 따라 출력 한계가 달라지므로, 정확히 0·5 V까지 선형으로 동작한다고 가정하지 않습니다. ADC 샘플링(sampling) 부하, 기준 전압 잡음, 저항 공차, 보상 커패시터(capacitor) 조건도 결과를 바꿉니다.
이 예시 회로의 출력에는 접지로 이어지는 10 kΩ 저항이 별도 부하로 달려 있습니다. 4.8 V에서 이 저항만 흐르는 전류는 약 0.48 mA이고, 실제 ADC 입력의 순간 충전 전류는 별도입니다. 따라서 0.2 V와 4.8 V 도달 여부를 확인할 때에는 이 10 kΩ 부하와 사용할 ADC를 모두 연결하고 출력 파형·정착 시간·발진 여부를 살펴야 합니다. 부하 저항이 빠지거나 ADC 입력 조건이 바뀌면 같은 저항비의 이상적인 직류식이라도 실제 출력 오차는 달라질 수 있습니다.
확인과 기록
기울기 반전과 중간값을 먼저 검증하고 전원 순서 시험을 별도로 기록합니다. 보호 경로가 있다고 모든 외부 입력 고장이 허용되는 것은 아니므로 실제 부품의 입력 한계를 함께 확인합니다.
작업 순서를 다시 확인합니다
0 V 기준 반전 증폭기는 레벨 이동 회로와 다릅니다
비반전 입력을 0 V에 연결한 이상적인 반전 증폭기의 선형 이득은 Vo = −(Rf/Rin)·Vi입니다. 입력 저항 100 Ω과 피드백 저항 500 Ω이라는 별도 계산 예에서는 이득이 −5입니다. 양의 입력에 음의 출력이 필요하므로, 이 예를 앞의 5 V 단전원 ADC용 레벨 이동 회로와 같은 것으로 취급하지 않습니다. 실제 전원·입력 공통모드·출력 범위를 만족해야 식이 유효합니다.
여러 입력이 반전 입력에 모이면 저항별 전류를 합칩니다
세 신호를 각각 저항 R1, R2, R3으로 반전 입력에 연결하고, 비반전 입력은 0 V, 출력에서 반전 입력으로 Rf를 연결하면 반전 합산기입니다. 이상적인 선형 동작에서 Vo = −Rf·(V1/R1 + V2/R2 + V3/R3)입니다. 네 저항이 모두 1 kΩ이라면 Vo = −(V1+V2+V3)입니다. 자막에 비반전이라고 적혀 있어도 실제로 어떤 입력 단자에 합류하는지부터 확인합니다. 기본 구성은 TI의 반전 합산기와 같습니다.
예를 들어 세 입력이 각각 0.1 V, 0.2 V, 0.3 V일 때 이상적인 출력은 −0.6 V입니다. 실제 회로에서는 각 입력을 따로 활성화하여 부호와 이득을 먼저 확인하고 나머지 입력은 정해진 기준 전압으로 구동합니다. 이후 동시에 넣어 합산 결과를 비교합니다. 신호원의 출력 저항도 입력 가지에 더해지고, 교류의 합은 진폭뿐 아니라 위상에 따라 달라집니다. 포화·출력 변화율·대역폭을 벗어난 파형이나 시뮬레이터의 큰 출력 숫자를 이 식의 실물 검증으로 쓰지 않습니다.