전류를 공급하는 길과 빼내는 길이 다릅니다
소스 팔로어(source follower)는 트랜지스터의 게이트(gate)에 입력을 넣고 소스(source)에서 출력을 얻는 버퍼 회로입니다. 버퍼(buffer)는 앞 회로에 부담을 덜 주면서 다음 부하에 신호를 전달하는 회로입니다. NMOS(N-channel Metal-Oxide-Semiconductor transistor)는 게이트와 소스 사이 전압으로 드레인(drain) 전류를 조절합니다.
여기서는 NMOS의 드레인이 전원에 연결되고, 소스에서 접지 쪽으로 일정한 전류 I_B를 빼내는 회로를 다룹니다. 바이어스 전류(bias current)는 신호가 없어도 소자를 동작 상태로 유지하는 전류입니다. 출력에는 부하 정전용량 C_L이 붙어 있습니다. C_L에는 다음 회로의 입력 용량, 배선과 측정 프로브의 용량도 포함됩니다.
입력이 갑자기 올라가면 게이트–소스 전압 V_GS가 커져 NMOS가 더 많은 전류를 공급합니다. 그중 I_B를 넘는 전류가 C_L을 충전합니다. 반대로 입력이 충분히 내려가면 NMOS가 거의 꺼집니다. 다른 방전 경로가 없다면 C_L에서 전하를 빼내는 전류는 거의 I_B만 남습니다.
직선처럼 내려가는 구간의 기울기를 계산합니다
커패시터 전류는 i = C_L × dv/dt입니다. i는 A, C_L는 F, 전압 변화율 dv/dt는 V/s입니다. 슬루율(slew rate)은 출력 전압이 얼마나 빠르게 변할 수 있는지를 나타내며 V/µs로도 표시합니다. µs는 10⁻⁶ s입니다.
NMOS가 거의 꺼지고 바이어스 전류가 일정한 동안 dv/dt ≈ −I_B/C_L입니다.
전압을 ΔV만큼 내리는 데 필요한 시간은 t ≈ C_LΔV/I_B입니다.
설명용으로 I_B = 100 µA, C_L = 100 pF라면 하강 기울기의 크기는 1 V/µs입니다. 이 상태에서 1 V를 내려가는 데 약 1 µs가 필요합니다. 목표값 가까이에서는 NMOS가 다시 전류를 공급하고 작은 신호의 정착 과정으로 바뀔 수 있으므로, 전체 정착 시간이 반드시 1 µs라는 뜻은 아닙니다.
부하와 전류를 하나씩 바꿔 원인을 확인합니다
- 회로도에서 실제 방전 경로를 찾습니다. 출력의 저항 부하나 보호 회로가 있으면 그 전류까지 포함해야 합니다.
- 입력과 출력을 함께 측정하고, 출력의 직선 구간에서 ΔV/Δt를 구합니다. 프로브를 붙인 상태의 C_L로 예상 기울기를 계산합니다.
- 허용 범위에서 부하 용량만 바꿔 비교합니다. 전류 제한이 주원인이면 용량을 늘릴수록 하강 기울기의 크기가 줄어듭니다.
- 바이어스 전류를 바꿀 수 있다면 같은 부하에서 비교합니다. 전류 증가에 따라 하강이 빨라지는지, 무신호 소비 전력과 소자 동작점이 어떻게 달라지는지 함께 봅니다.
- 작은 입력 변화와 큰 입력 변화를 비교합니다. 작은 신호에서는 정상인데 큰 하강에서만 직선 구간이 길어지면 전류 제한의 근거가 됩니다.
바이어스를 늘릴 때 잃는 것도 계산합니다
바이어스를 늘리면 무신호 소비 전력도 증가합니다. 전원 전압이 V_DD이고 회로 전류가 거의 I_B라면 이때 무신호 소비 전력은 대략 V_DD × I_B입니다. 이 변화는 트랜지스터의 V_GS와 신호를 처리할 수 있는 전압 범위에도 영향을 줍니다.
전압 여유(headroom)는 트랜지스터와 전류원이 필요한 동작 상태를 유지하기 위해 남겨 두어야 하는 전압입니다. 출력이 접지에 가까워져 전류원이 정상적으로 전류를 유지하지 못하면 I_B/C_L의 직선 기울기도 유지되지 않습니다. 위쪽 NMOS 역시 무한한 충전 전류를 공급하지 않습니다.
소스 팔로어에는 입력과 출력 사이의 직류 전압 차이가 있고, 작은 신호 이득도 정확히 1이 아닐 수 있습니다. 이 오프셋·이득 문제와 하강 슬루율 문제를 구분해 측정합니다. 양방향으로 큰 전류가 필요하다면 부하 용량을 줄이거나 전류를 공급하는 소자와 빼내는 소자가 따로 있는 푸시풀(push-pull) 출력 구조를 검토하되, 변경 후 전압 범위·정착·안정성을 다시 확인합니다.