P채널 역극성 보호는 소스(source)·드레인(drain)과 바디 다이오드(body diode) 방향부터 확인합니다

먼저 알아둘 용어

P채널 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)·G·S·D — P채널 MOSFET은 게이트(gate) G가 소스(source) S보다 충분히 낮을 때 채널을 켜는 방식으로 사용할 수 있습니다. 드레인(drain) D와 S를 외형만으로 정하지 않고 부품 도면을 확인합니다.

바디 다이오드(body diode)·제너(Zener) — 바디 다이오드는 꺼진 MOSFET에도 남는 내부 다이오드(diode) 경로입니다. G-S 제너는 게이트 절연에 걸리는 전압을 제한하기 위한 것으로 부하 전압을 같은 값으로 만드는 장치가 아닙니다.

VGS·VGS(th)·RDS(on) — VGS는 게이트−소스 전압입니다. VGS(th)는 지정된 작은 시험 전류의 임계 조건이며 완전히 켜지는 전압이 아닙니다. RDS(on)은 지정 VGS와 온도에서의 켜진 채널 저항입니다.

입력 D·출력 S의 기능 관계를 확인합니다

이 방식에서는 P채널의 D를 입력, S를 부하 전원 쪽에 두고 G를 저항을 통해 리턴으로 당깁니다. G-S 제너는 캐소드를 S, 애노드를 G에 연결해 음의 VGS 크기를 제한하는 방향으로 둡니다. 정상 극성에서 초기 전류가 D에서 S로 바디 다이오드를 지나 출력 전압을 올리는지 실제 소자의 기호와 도면으로 확인합니다.

부품을 정할 때는 입력 범위와 부하 전류 외에 VGS 정격, 켜짐 조건, 제너의 전류별 특성과 저항 손실을 함께 확인합니다. 제너 정격만 보고 부하에 그 전압이 공급된다고 해석하지 않습니다.

작동 원리

정상 극성에서는 바디 다이오드를 통해 출력이 먼저 올라갑니다. 게이트가 낮고 소스가 높아지면 음의 VGS가 생겨 채널이 켜지고 다이오드 손실을 줄입니다. 역극성에서는 바디 다이오드가 전류를 막는 방향이어야 합니다. 이 때문에 회로도에서 S와 D를 일반적인 하이사이드(high-side) 스위치처럼 바꾸면 원하는 보호가 사라질 수 있습니다.

이 연결을 부하의 전원을 완전히 끄는 스위치로 사용해서는 안 됩니다. 게이트와 소스의 전압을 같게 만들어 채널이 꺼져도 정상 극성에서는 D에서 S로 향하는 바디 다이오드를 통해 부하에 전류가 흐를 수 있습니다. 꺼진 상태가 필요한 회로라면 게이트 전압만 확인하지 말고 부하 전압과 전류도 측정해야 합니다.

역극성 차단과 과전류 보호는 역할이 다릅니다

전원에 직렬로 넣은 다이오드(series diode)는 극성이 맞을 때에도 순방향 전압 V_F만큼 떨어뜨립니다. 예를 들어 실제 부하에서 V_F=0.4 V, 전류 1 A라면 손실은 0.4 W입니다. 반면 충분히 켜진 MOSFET의 온저항이 20 mΩ이라면 같은 전류에서 약 0.02 W입니다. 이 비교는 해당 전류·온도·게이트 전압에서의 값이며, 임계 전압만 넘었다고 낮은 온저항이 확보되는 것은 아닙니다.

직렬 다이오드를 쓰는 선형 레귤레이터 회로라면 입력의 +선에서 다이오드, 입력 커패시터의 +단자, 레귤레이터 입력 핀으로 이어지는 순서를 회로도에서 확인합니다. 커패시터의 −단자는 해당 전원의 귀로로 돌아가야 합니다. 정상 극성에서는 다이오드를 지나 커패시터가 충전되고, 역극성에서는 다이오드가 입력 쪽 전류를 막더라도 이미 충전된 커패시터의 전하가 즉시 사라지는 것은 아닙니다. 따라서 다이오드 앞뒤와 레귤레이터 입력의 전압을 따로 확인하고, 출력에서 들어오는 외부 전원이나 다른 귀로가 있는지도 살핍니다. 회로 그림에 레귤레이터 품번이 서로 다르게 적혔다면 성능 수치를 옮기지 말고 실물의 정확한 품번·핀 배열·입력 정격과 커패시터 극성을 먼저 대조합니다.

전류가 큰 경우도 같은 조건끼리 비교합니다. 5 A에서 직렬 다이오드의 실제 순방향 전압을 0.7 V, 충분히 켜진 PMOS의 온저항을 10 mΩ으로 가정하면 각각 3.5 W와 0.25 W입니다. 이 가정에서는 보호소자의 도통 손실이 약 92.9% 줄어듭니다. 제품 전체의 소비 전력이 그만큼 줄거나 손실이 0이 된다는 뜻은 아닙니다. 정상 입력에서 실제 VGS와 뜨거워진 뒤의 온저항을 확인한 다음 다시 계산합니다.

입력 양단에 다이오드를 병렬로 놓고 역극성일 때 도통시키는 방식은 전류를 끊는 회로가 아닙니다. 그 전류가 흐르는 경로에 퓨즈 등 적합한 차단 장치가 있어야 하고, 차단될 때까지 다이오드와 배선이 견뎌야 합니다. 직렬 다이오드나 PMOS 방식과 혼동하면 안 됩니다.

전기적인 보호 회로와 함께 커넥터가 잘못 꽂힐 가능성도 줄입니다. 극성화 커넥터(polarized connector)는 하우징이 비대칭이어서 한 쌍을 거꾸로 결합하기 어렵게 합니다. 키잉(keying)은 비슷하게 생긴 커넥터 중 다른 짝이 결합하지 못하도록 돌기와 홈의 위치 등을 달리하는 방법입니다. 전원을 끈 상태에서 실제 케이블과 기판의 전원·리턴 핀을 대조하고, 반대 방향이나 다른 포트에 꽂으려 할 때 접점이 닿기 전에 멈추는지 확인합니다. 외형이 맞아도 하네스 내부 배선이 바뀌어 있거나 같은 키를 쓰는 잘못된 케이블이 들어오면 기계적 구조만으로는 전압을 차단할 수 없습니다.

역극성 회로를 넣었어도 정상 극성의 단락, 전원을 연결하는 순간의 돌입 전류, 외부에서 출력으로 들어오는 역전류까지 자동으로 보호되지는 않습니다. 회로가 담당할 고장 조건을 먼저 나눈 뒤, 정상 연결·역극성·전원 차단·출력 외부 급전 상태에서 소자 정격과 전류 경로를 각각 확인합니다.

사용 중에 커넥터를 꽂거나 뺄 수 있다면 활선 접속(hot plugging)도 별도 시험 조건으로 둡니다. 케이블의 기생 인덕턴스와 입력 커패시터 때문에 연결 순간 입력 전압이 잠시 정격 전압보다 높아지거나 흔들릴 수 있습니다. 먼저 전류 제한 공급기로 잘못된 배선과 과전류 여부를 확인합니다. 이후 예상 전원·케이블 길이·입력 커패시터 조건에서 연결·분리 순간의 입력 단자 전압과 부하 전압을 측정합니다. 부하가 켜진 채 분리되는 경우에는 출력 커패시터나 외부 전원에서 입력 쪽으로 돌아가는 전류 경로도 살핍니다. 정상 상태의 전압 강하가 작다고 해서 이 과도 상태의 소자 정격까지 만족한다고 판단하지 않습니다.

적용 순서

1. 데이터시트(datasheet)의 핀(pin)과 바디 다이오드 방향을 실제 부품에 대응시킵니다. 입력에서 출력으로 초기 전류가 흐르는 방향을 그림에 표시합니다.

2. 정상 입력에서 VG와 VS를 각각 측정한 뒤 VGS=VG−VS를 구합니다. 접지 기준 게이트 전압 하나로 켜짐을 판단하지 않습니다.

3. 제너 다이오드가 실제 동작 전류에서 유지하는 전압을 기준으로 저항 전류와 제너 손실을 계산합니다. 이상적으로 S가 12 V, G-S 제한이 9 V라고 가정하면 G는 약 3 V입니다. G에서 리턴으로 100 kΩ을 연결했다면 저항 전류는 약 30 µA에 불과합니다. 실제 제너가 이 작은 전류에서도 가정한 9 V를 형성하는지는 별도로 대조해야 합니다. 저항값은 게이트 충전 속도와 제너 바이어스(bias)를 함께 바꿉니다.

같은 가정에서 게이트 저항을 10 kΩ으로 낮추면 약 300 µA가 흘러 전원이 켜진 동안의 제너·저항 손실도 달라집니다. 실제 제너가 그 전류에서 가정한 9 V를 형성하는지와 게이트 파형을 대조해야 합니다. 저항을 열 배 줄였다는 이유만으로 스위칭 시간이 열 배 짧아진다고 판단할 수는 없습니다.

4. 전류 제한 상태에서 정상 극성·역극성·입력 차단을 나누어 확인하고 부하 전압과 역류를 기록합니다. 출력이 외부 전원으로 살아 있는 조건도 따로 검토합니다.

적용 조건과 한계

단일 MOSFET은 모든 역류 상황을 차단하는 만능 이상 다이오드가 아닙니다. 큰 전류 정격은 지정된 케이스 온도 등 조건을 전제로 합니다. RDS(on) 시험 VGS와 실제 구동값을 비교하며 VGS(th)를 완전 켜짐 전압으로 사용하지 않습니다.

확인과 기록

정상 부하에서 손실은 대략 I²RDS(on)으로 검산하고 온도가 올라간 뒤 다시 측정합니다. 역극성 시험의 합격은 부하 전압·누설·부품 스트레스가 정의된 한계 안에 있는지로 정합니다.

작업 순서를 다시 확인합니다