먼저 알아둘 용어
링잉(ringing)·오버슈트(overshoot) — 링잉은 신호가 바뀐 뒤 전압이 흔들리는 현상이며, 오버슈트는 목표 전압을 넘어서는 부분입니다. 수신 임계값을 여러 번 지나면 한 번의 클록(clock) 변화가 여러 번의 입력으로 잘못 인식될 수 있습니다.
소스(source) 종단·특성 임피던스(impedance) — 소스 종단은 신호를 보내는 드라이버(driver) 가까이에 저항을 넣어 반사를 줄이는 방법입니다. 특성 임피던스는 선로를 따라 진행하는 파의 전압과 전류 관계이며, 직류 저항과 다릅니다.
설정·유지 시간 — 설정 시간은 샘플 시점 이전에, 유지 시간은 그 이후에 데이터가 안정되어 있어야 하는 시간입니다. 링잉만 작아져도 전이가 너무 늦으면 이 조건을 어길 수 있습니다.
스텁(stub)·귀로 — 스텁은 주 선로에서 갈라져 나온 짧은 분기입니다. 귀로는 신호 전류가 돌아가는 경로로, 분기와 귀로의 단절도 파형에 영향을 줍니다.
저항의 위치부터 구분합니다
빠른 클록이나 디지털(digital) 신호에서 논리 분석기는 임계값을 기준으로 0과 1을 표시합니다. 이 표시만으로 실제 전압이 허용 범위를 벗어나지 않았거나 임계값 부근에서 안정적이었다고 판단할 수는 없습니다. 오실로스코프(oscilloscope)로 수신 핀의 전압을 확인한 뒤, 점대점 선로의 반사를 줄이려는 목적이라면 송신 핀 가까이에 직렬 저항을 둡니다. 수신기 바로 앞의 보호·입력 저항과 같은 위치나 역할로 취급하지 않습니다.
소스 직렬 종단과 수신단 종단을 구분합니다
위에서 다룬 소스 직렬 종단은 송신점에서 보는 임피던스를 맞추는 방법입니다. 반면 수신단 가까이에 두는 종단은 부하 끝의 반사를 줄이려는 구성입니다. 단일 종단(single-ended) 점대점 선로를 기준으로 다음 차이를 확인합니다.
- 병렬 종단(parallel termination): 수신단 신호와 지정된 기준 사이에 저항을 둡니다. 선로의 특성 임피던스와 실제 부하를 함께 고려하며, 드라이버의 출력 전류·논리 전압과 저항의 전력 손실을 확인합니다.
- 교류 종단(AC termination): 수신단에서 커패시터와 저항을 직렬로 묶은 가지를 신호와 기준 사이에 둡니다. 신호선 자체를 커패시터로 끊는 연결과 다릅니다. 커패시터는 정상상태의 직류 부하를 줄이지만 전환 때의 에너지 손실까지 없애지는 않습니다. 저항·용량에 따른 시간 응답을 실제 에지·펄스와 데이터 패턴에서 검토합니다.
- 테브난 종단(Thévenin termination): 수신단 신호에서 전원과 접지로 각각 저항을 연결합니다. 위쪽 저항을 R상, 아래쪽 저항을 R하라고 하면, 전원과 접지가 신호 대역에서 충분히 낮은 임피던스일 때 등가 저항은 R상∥R하=R상·R하/(R상+R하)입니다. VCC는 위쪽 저항에 연결한 전원 전압입니다. 구동하지 않을 때의 분압 전압 VCC·R하/(R상+R하)도 수신 조건과 맞아야 합니다. 전원에서 접지로 이어지는 직류 경로와 드라이버의 HIGH·LOW 부하를 함께 확인합니다.
부품값을 그림에서 복사하지 말고 해당 인터페이스의 지정 종단을 먼저 확인합니다. 이 비교를 차동쌍·양방향 버스·여러 수신기에 그대로 적용하지 않습니다. 최종 배선의 소스·부하·분기와 종단 위치를 모델에 넣고, 수신 핀의 전압 한계·에지·정착·샘플 시각을 같은 조건에서 비교해 선택합니다.
같은 배선 안에서도 순간 전압은 위치에 따라 다를 수 있습니다
배선의 길이를 ℓ, 신호의 전파 속도(propagation velocity)를 v라고 하면 편도 전파 지연(propagation delay)은 t_d=ℓ/v입니다. 반사파가 송신점으로 돌아오는 데에는 약 2t_d가 걸립니다. 디지털 신호에서는 이 시간을 비트 간격뿐 아니라 실제 상승·하강 시간과 비교해야 합니다.
설명용으로 v=2×10⁸ m/s인 선로의 길이가 1 cm이면 t_d=50 ps입니다. ps는 10⁻¹² s입니다. Gbit/s는 초당 10⁹비트입니다. 40 Gbit/s에서 한 비트의 간격은 25 ps이므로, 길이가 1 cm뿐이어도 서로 다른 비트 구간이 선로에 동시에 존재할 수 있습니다. 반면 1 MHz의 주기는 1 µs로, 50 ps의 20,000배입니다. 이 비교가 느린 반복 신호의 빠른 에지까지 무시해도 된다는 뜻은 아닙니다.
정현파에서는 파장(wavelength) λ=v/f와 위상차(phase difference) Δφ=360°ℓ/λ로 같은 차이를 표현할 수 있습니다. 선로에서 반 파장 떨어진 두 점은 단일 진행파 기준으로 위상이 180° 다릅니다. 10 GHz의 파장이 약 3 cm인 것은 공기 중 속도 c≈3×10⁸ m/s를 쓴 경우입니다. PCB에서 같은 숫자를 그대로 쓰지 않습니다. 예를 들어 유효 비유전율(effective relative permittivity) ε_eff=4인 저손실 선로라면 v≈c/√ε_eff≈1.5×10⁸ m/s이고, 10 GHz의 파장은 약 1.5 cm입니다. 그때 반 파장 거리는 0.75 cm입니다.
유효 비유전율은 신호의 전기장이 실제로 지나가는 절연 구조의 영향을 나타내는 무차원 값입니다. 표면 배선인 마이크로스트립(microstrip)은 전기장의 일부가 공기를 지나므로 재료의 비유전율을 그대로 넣는 근사와 차이가 날 수 있습니다. 실제 적층의 지연값을 우선 사용합니다.
구리를 더 잘 전도하는 금속으로 바꾼다고 같은 비율로 전파 속도가 빨라지지는 않습니다. 저손실 근사에서는 단위 길이당 인덕턴스 L′와 정전용량 C′가 v≈1/√(L′C′)를 정합니다. 도체 저항은 주로 손실과 파형의 둔화에 영향을 주며, 손실과 분산이 커지면 실제 도착 시점의 정의에도 주의해야 합니다.
길이가 파장이나 에지의 공간 길이에 비해 무시하기 어려우면 한 덩어리 저항·커패시터로 취급하기보다 분포정수 회로(distributed-parameter circuit)로 봅니다. 짧은 구간마다 직렬 저항 R′와 인덕턴스 L′, 두 도체 사이 누설 컨덕턴스 G′와 정전용량 C′가 이어진 모델입니다. 단위는 각각 Ω/m, H/m, S/m, F/m입니다. 누설 컨덕턴스는 절연 경로의 전류 흐르기 쉬운 정도입니다. 선로 길이 ℓ가 λ/10을 넘는지, 상승 시간이 편도 지연 t_d의 약 4배보다 짧은지 등을 검토 시작의 경험칙으로 쓸 수 있습니다. 이 숫자가 반사량을 보증하는 합격선은 아닙니다. 허용 오차, 신호원·부하의 임피던스와 실제 에지를 함께 확인합니다.
이 분포정수 회로의 전파를 이해할 때는 작은 직렬 인덕턴스 L과 두 도체 사이의 병렬 정전용량 C를 반복한 LC 사다리 모형을 쓸 수 있습니다. 입력 변화가 모든 지점에 즉시 나타나는 대신 구간을 따라 전달되는 모습을 비교하는 모형입니다. 각 구간의 위상 변화가 충분히 작은 주파수 범위에서만 연속 선로를 근사하며, 구간 수·연결 방식·종단에 따라 응답이 달라집니다. 한 구간의 L·C는 앞의 단위 길이당 L′·C′와 구분해야 합니다. 구간이 대표하는 길이와 회로 조건을 모르면 부품값만으로 실제 배선의 전파 속도를 정할 수 없습니다.
특성 임피던스와 한 순간에 측정한 전압·전류 비는 구분합니다. 저손실·균일 선로의 특성 임피던스는 Z₀≈√(L′/C′)이며, 신호원에서 부하로 진행하는 파의 전압·전류 관계를 나타냅니다. 반사가 돌아오면 같은 위치의 전체 전압과 전류에는 진행파와 반사파가 함께 들어갑니다. 따라서 그 순간의 V/I가 Z₀와 달라졌다고 해서 바로 아래 배선 폭이나 유전체 두께가 바뀌었다고 판단하지 않습니다. 전류가 0인 순간에는 이 비 자체를 계산할 수 없습니다. Keysight의 전송선·반사 설명을 참고할 수 있습니다.
회로도에서 같은 넷으로 연결된 가지도 진행파에는 별도의 경로입니다. 한 선로가 두 갈래로 나뉘는 T 분기(T-junction)에서 각 가지 끝의 반사파가 아직 돌아오지 않은 초기에는 두 가지가 병렬 부하처럼 보입니다. 들어오는 선로와 두 가지의 특성 임피던스가 각각 50 Ω인 저손실 모형을 생각하면, 처음 도착한 변화에 대해 분기점에서 보이는 값은 50 Ω∥50 Ω=25 Ω입니다. ∥는 병렬 연결을 뜻합니다. 들어오는 50 Ω 선로와 차이가 생기므로 분기점에서 반사합니다. Macnica의 분기 선로 설명도 이 초기 병렬 부하를 구분합니다. 이후 파형에는 각 가지의 길이·종단·핀 부하에서 돌아오는 반사도 더해집니다. 이 초기 모형을 회로 전체의 직류 저항이나 일정한 25 Ω 부하로 읽지 말고, 실제 분기와 부하를 포함해 수신 파형을 확인합니다.
TDR 파형도 배선 단면을 그대로 보여 주는 그림은 아닙니다. 시간 영역 반사 측정(TDR)은 빠른 에지를 보내고 돌아오는 반사파를 읽습니다. 여러 불연속 구간의 반사가 겹치면 측정 파형에서 각 구간의 특성 임피던스를 구분하는 해석이 필요합니다. 배선 폭·기준면·유전체 두께는 실제 적층 구조와 대조하고, 프로브·연결부·측정 대역폭과 에지 속도의 영향도 확인합니다.
전자의 느린 이동과 신호 전달 속도를 구분합니다
도선 안 전자들의 평균적인 이동을 드리프트(drift)라고 합니다. 신호의 전파 속도는 이 평균 이동 속도와 다릅니다. 배선과 귀환 도체 주변의 전자기장 변화가 유한한 속도로 전달되면서 각 위치의 전압과 전류가 변합니다. 특정 전자가 송신점에서 수신점까지 이동해야 다음 비트를 읽는 구조가 아닙니다.
따라서 전자 이동이 느리다는 설명을 근거로 전파 지연을 무시하거나, 반대로 모든 지점이 동시에 바뀐다고 생각하면 안 됩니다. 앞서 계산한 편도·왕복 지연과 실제 상승 시간을 비교한 뒤 종단과 측정 위치를 정합니다.
저항을 넣기 전에 신호 경로를 확인합니다
송신 핀, 실제 수신 핀, 배선 길이, 분기와 스텁, 기준 귀로를 표시합니다. 수신기의 허용 입력 전압·전이 시간·설정 및 유지 시간 조건을 확인합니다. 클록 주파수가 낮아도 에지(edge)가 빠르면 배선에서의 전파 지연과 반사를 무시하기 어렵습니다. 주파수 하나만으로 저항이 필요 없다고 판정하지 않습니다.
프로브(probe)가 만드는 링잉을 먼저 배제한 뒤 수정 전의 수신 파형을 기록합니다. 출력 드라이버 가까이 직렬 저항을 놓고 같은 조건으로 비교합니다. 긴 선의 중간이나 수신기 앞에 놓은 저항을 같은 소스 종단으로 취급하지 않습니다. 값은 주파수만 보고 정하지 말고 선로 임피던스, 드라이버의 유효 출력 임피던스와 수신 부하를 고려합니다.
단순한 점대점 선로에서는 드라이버의 유효 출력 임피던스와 추가 직렬 저항의 합을 선로의 특성 임피던스에 가깝게 만드는 것이 시작점입니다. 설명용으로 선로가 50 Ω이고 출력 임피던스가 25 Ω이면 추가 저항은 약 25 Ω입니다. 실제 출력 임피던스는 전압·구동 강도·상승과 하강 상태에 따라 달라질 수 있으므로 계산값은 파형 확인을 시작할 후보입니다. 특정 범위의 저항값을 모든 MCU(Microcontroller Unit)에 그대로 적용하지 않습니다.
같은 커넥터 안에서도 신호를 보내는 쪽은 다릅니다
SPI(Serial Peripheral Interface)는 클록에 맞춰 제어기와 주변 소자가 데이터를 주고받는 직렬 통신 방식입니다. 일반적인 4선식 SPI에서는 모든 신호가 같은 방향으로 흐르지 않습니다. 커넥터 옆에 저항들을 나란히 놓기 전에 각 선의 출력 핀부터 찾습니다.
| 신호 | 신호를 보내는 쪽 | 소스 종단 저항을 검토할 위치 |
|---|---|---|
| SCLK(Serial Clock), 직렬 클록 | 제어기 | 제어기의 클록 출력 핀 가까이입니다. |
| MOSI(Master Out, Slave In), 제어기에서 보내는 데이터 | 제어기 | 제어기의 데이터 출력 핀 가까이입니다. |
| MISO(Master In, Slave Out), 주변 소자가 보내는 데이터 | 주변 소자 | 주변 소자의 데이터 출력 핀 가까이입니다. |
| CS(Chip Select), 통신할 소자를 고르는 신호 | 제어기 | 제어기의 선택 신호 출력 핀 가까이입니다. |
중간에 레벨 변환기(level translator)가 있어 논리 전압을 바꾼다면 그 출력부터 이어지는 배선은 별도의 구동 구간입니다. 제어기와 변환기 사이, 변환기와 수신기 사이를 나눠 검토합니다. 단순한 4선식 점대점 연결을 기준으로 한 설명이므로, 양방향 데이터선이나 여러 소자가 공유하는 버스에 표의 위치를 그대로 적용하지 않습니다.
값을 결정하는 기준
저항을 늘려 오버슈트가 줄었다고 끝내지 않습니다. HIGH와 LOW에 도달하는 시간, 수신 임계값 근처에서의 다중 교차, 샘플 시점의 여유, 상승·하강의 차이를 함께 봅니다. 너무 큰 저항은 수신 용량과 함께 전이를 늦춰 다른 타이밍(timing) 문제를 만들 수 있습니다. 구동 강도를 바꾸었다면 같은 저항에서도 결과가 달라질 수 있으므로 다시 비교합니다.
| 관찰 | 해석할 때 확인할 것 |
|---|---|
| 수신점의 큰 오버슈트 | 입력 한계, 프로브 영향, 선로 불일치 |
| 임계값 근처에서 여러 번 교차 | 한 번의 신호 변화를 여러 번으로 인식할 가능성 |
| 링잉 감소와 동시에 느려진 전이 | 설정·유지 시간과 입력 전이 제한 |
| 분기 뒤에서만 문제 | 스텁·다중 수신 구조, 단순 점대점 모델의 한계 |
여러 수신기나 분기가 있는 회로에서는 단순한 점대점 모델의 저항 하나를 일반화하지 않습니다. 신호 아래 기준면의 끊김, 층 변경 때 가까운 귀환 연결, 스텁 길이도 조사합니다. 최종 배선과 실제 부하에서 송신점·수신점 파형, 오류율, 시간 여유를 확인해야 수정이 완료됩니다.
링잉이 줄어도 전자파 문제는 따로 확인합니다
저항을 조정해 과도한 링잉과 지나치게 빠른 전이를 줄이면 전자파 간섭(EMI, Electromagnetic Interference)을 줄이는 데 도움이 될 수 있습니다. 전이 시간은 신호가 0과 1 사이를 바꾸는 데 걸리는 시간입니다. 저항이 신호선의 기생 용량을 충전하는 순간 전류에도 영향을 주지만, 그 자체가 정전기나 과전류 보호를 보장하지는 않습니다.
값을 바꾼 뒤에는 수신 파형과 통신 오류를 먼저 확인하고, 문제가 있던 방사·전도 잡음도 같은 동작 조건에서 다시 측정합니다. 수신 파형이 매끈해졌다는 이유만으로 전자파 시험에 통과했다고 판단하지 않습니다. 반대로 잡음이 줄어도 데이터가 늦게 도착해 수신기의 시간 조건을 어긴다면 저항값을 다시 조정해야 합니다.
작업 순서를 다시 확인합니다
교류의 전하 이동 방향과 신호 전달 시간을 나눕니다
교류 전류는 주기적으로 방향을 바꿉니다. 도체 내 전하의 평균적인 이동 방향도 그 변화에 대응하지만, 이것은 특정 전자가 송신점에서 수신점까지 왕복해야 신호가 전달된다는 뜻이 아닙니다. 앞서 설명한 전파 지연은 배선·귀환 구조를 따라 전달되는 전자기장 변화의 시간입니다. DC 오프셋이 있는 파형까지 전하의 순이동이 항상 0이라고 단정하지 않습니다.
OpenStax의 AC·DC 전류 정의와 드리프트와 신호 속도의 구분을 참고할 수 있습니다. 전자의 속도나 전파 속도를 특정 수치 하나로 모든 배선에 적용하지 않고 실제 선로 조건으로 지연을 평가합니다.
English summary. Alternating current reverses direction; signal propagation is not an individual electron travelling end to end. A waveform with a DC component need not have zero net charge transport.
브레드보드의 성공을 같은 신호 조건의 증거로 삼지 않습니다
브레드보드의 점퍼선·접점에는 기생 저항·정전용량·인덕턴스가 있고, 빠른 에지를 늦추거나 변형할 수 있습니다. 이런 변화가 어떤 증상을 덜 보이게 만들 수도 있으므로, 브레드보드에서 동작했다는 사실만으로 최종 PCB에서도 같은 여유가 있다고 보지 않습니다. PCB로 옮기면 길이·분기·귀환 경로와 부하가 달라집니다. PCB가 언제나 더 빠르거나 문제가 반드시 사라진다는 뜻도 아닙니다.
Analog Devices의 고속 PCB 배치 설명처럼 회로도와 배치 조건을 함께 검토하고, 앞의 최종 배선 시험에서는 양쪽 구조의 실제 RX 파형·에지·오류를 같은 동작 조건에서 비교합니다. 기존 종단값을 무조건 복사하거나 기생 성분을 임의 부품값으로 대신하지 않습니다. 이 설명은 비교 시험의 이유이며 특정 두 기판의 실측 개선 결과가 아닙니다.
English summary. Breadboard jumpers and contacts change parasitic resistance, capacitance and inductance. Their effect may mask or worsen an edge-related problem. Re-evaluate the actual PCB path, return, load and receiver waveform rather than transferring a breadboard success or termination value unchanged.
3 inch 배선도 1 ns 에지에서는 전송선 검토 대상입니다
설명용 전파속도를 6 inch/ns로 가정하고 배선 길이가 3 inch라면, 편도 지연은 td=길이/속도=3/6 ns=0.5 ns입니다. 앞에서 소개한 4td 경험칙에 대입하면 약 2 ns이고, 실제 출력 상승시간이 1 ns라면 1 ns<2 ns이므로 분포정수 선로와 반사를 검토할 이유가 있습니다. inch는 길이, ns는 시간 단위이며 3 inch는 76.2 mm입니다.
이 계산은 짧아 보이는 배선도 빠른 에지에 비해 짧지 않을 수 있음을 보여 줍니다. 6 inch/ns는 모든 적층의 고정 속도가 아니며, 계산이 곧 불합격이나 50 Ω 종단 의무를 뜻하지 않습니다. 사용할 적층의 실제 지연·특성 임피던스, 드라이버 출력 임피던스, 수신 부하와 귀환면을 확인한 뒤 소스 저항과 파형 허용 범위를 정합니다. 클록 주파수만 낮추고 에지는 그대로라면 이 검토 조건이 사라지지는 않습니다.
At an assumed 6 inch/ns, a 3-inch route has 0.5 ns one-way delay. A 1 ns edge is shorter than the illustrative 4td=2 ns criterion. This triggers transmission-line review, not automatic failure or mandatory 50-ohm termination.