먼저 알아둘 용어
차동(differential)쌍·공통모드(common mode) — 차동쌍은 두 선의 전압 차로 정보를 전달합니다. 공통모드는 두 선이 기준에 대해 공통으로 변하는 성분입니다. 실제 불균형이 있으므로 주변 기준 도체도 중요합니다.
스티칭 비아(stitching via)·안티패드(antipad) — 스티칭 비아는 같은 기준면 등을 층간에 연결하는 비아입니다. 안티패드는 비아와 연결하지 않을 구리를 비운 영역이며 여러 개가 이어지면 평면에 긴 틈이 생길 수 있습니다.
기준면(reference plane)·귀환(return path) — 기준면은 신호의 전류 귀환과 전파 구조에 영향을 주는 구리 면입니다. 신호선만 층을 바꾸고 귀환 연결을 멀리 두면 경로가 불연속해질 수 있습니다.
귀환 전류가 모이는 위치는 주파수에 따라 달라집니다
접지 기호는 전류가 사라지는 곳을 뜻하지 않습니다. 부하로 흘러간 전류는 신호원으로 돌아와야 합니다. 귀환 전류(return current)는 이 돌아오는 전류이며, 넓은 접지면에서도 한 줄의 정해진 통로에만 흐르지는 않습니다.
직류와 충분히 낮은 주파수에서는 구리의 저항이 전류 분포에 크게 작용합니다. 신호선이 돌아가더라도 귀환 전류는 출발점과 도착점을 잇는 더 짧은 쪽으로 넓게 퍼질 수 있습니다. 빠르게 바뀌는 성분에서는 신호선과 귀환 경로가 만드는 루프의 인덕턴스(inductance)가 중요해져, 가까운 기준면에서 신호선 바로 아래에 전류가 더 많이 모입니다. 전류가 전부 한 경로로 갈아타는 현상은 아닙니다.
저항 R의 단위는 Ω, 루프 인덕턴스 L의 단위는 H이고, 주파수 f에서 인덕턴스의 영향은 2πfL로 커집니다. 따라서 ‘100 kHz 이상이면 반드시 같은 경로’처럼 주파수 하나로 경계를 정할 수는 없습니다. 적층 간격과 구리 형상, 실제 신호의 상승·하강 시간을 함께 봅니다.
이 상태에서 신호 아래에 슬롯(slot), 즉 구리 면의 긴 틈이 생기면 귀환이 우회하며 루프가 커집니다. 여러 신호의 귀환까지 같은 좁은 길에 모이면 공유 임피던스 결합(common-impedance coupling)이 생길 수 있습니다. 한 신호의 전류 변화가 공유 경로에 전압을 만들고, 그 전압이 다른 신호의 기준까지 흔드는 현상입니다. 조용해야 할 선에서도 옆 신호의 전환에 맞춰 잡음이 보인다면 이 공유 구간을 찾습니다.
슬롯은 주변 선의 잡음뿐 아니라 해당 신호의 파형에도 영향을 줄 수 있습니다. 신호선과 기준면이 이루는 구조가 갑자기 바뀌면 그 지점의 임피던스도 달라집니다. 이 불연속부에서 진행하던 신호의 일부가 되돌아오는 현상이 반사(reflection)입니다. 반사된 신호가 원래 파형과 겹치면 전압이 지나치게 높아지거나 낮아지고, 여러 번 흔들리는 링잉(ringing)이 생길 수 있습니다.
또한 귀환의 우회로 전류 루프가 넓어지면 외부로 방사되는 전자기 잡음이 커질 수 있습니다. 이런 잡음이 다른 회로의 동작에 영향을 주는 현상을 전자기 간섭(EMI, Electromagnetic Interference)이라고 합니다. 영향의 크기는 슬롯의 형상과 위치, 신호의 상승·하강 시간, 실제 귀환 경로에 따라 달라집니다. 틈이 있다는 이유만으로 고장을 단정하지는 않습니다. 문제가 의심되면 연속된 기준면 위로 경로를 바꾼 뒤 같은 구동·부하·측정 조건에서 수신단 파형과 주변 잡음을 비교합니다.
차동쌍에서는 두 선 사이의 결합과 기준면을 통한 귀환이 함께 작용합니다. 완전히 균형 잡힌 차동 성분만 있다고 가정하지 말고, 비아·패드·수신 부하의 불균형으로 생기는 공통모드 성분까지 고려해 아래 순서로 기준면을 확인합니다.
고밀도 배선에서는 선 사이 간격과 기준면까지의 거리를 구분합니다
고밀도 연결(HDI, High-Density Interconnect) 기판은 작은 비아와 촘촘한 배선으로 많은 연결을 좁은 공간에 넣습니다. 그렇다고 HDI라는 이름만으로 전류 루프가 커지는 것은 아닙니다. 루프 면적(loop area)은 신호가 나가는 경로와 돌아오는 경로가 둘러싸는 면적입니다. 기판 전체 면적이나 두 신호선 사이의 빈 공간과 구분합니다.
같은 층의 이웃 배선까지의 간격 s가 줄면 두 신호 사이의 결합이 커질 수 있습니다. 반면 연속된 접지면을 사용하는 구조에서 신호층과 그 접지면 사이의 거리 h를 줄이면 왕복 경로가 가까워져 루프를 줄이는 데 도움이 됩니다. 따라서 절연층이 얇다는 사실을 곧바로 루프 면적 증가의 원인으로 설명해서는 안 됩니다. 두 신호층 사이의 간격을 줄이는 경우와 신호·접지면 사이의 간격을 줄이는 경우도 서로 다릅니다.
촘촘한 배선에서는 아래 기준면에 남은 구리를 함께 확인합니다. 비아 주변 개구가 이어지거나 접지 연결점이 멀어지면 짧아 보이는 신호선 아래에서도 귀환이 우회할 수 있습니다. s, h, 평행 배선 길이와 층 전환 위치를 따로 확인하고, 아래 절차로 실제 경로가 끊기는 지점을 찾습니다.
접지 기호가 같아도 부하 전류 때문에 전압 차이가 생깁니다
전류는 저항이 가장 작은 길 하나에만 흐르지 않습니다. 설명용으로 1 Ω과 2 Ω의 병렬 경로에 총 9 A가 들어오면 두 경로의 전압은 같아야 하므로 각각 6 A와 3 A가 흐릅니다. 전류가 모두 한쪽으로 간다고 생각하면 공유 접지 구간의 전압 강하를 놓치기 쉽습니다. 고주파에서는 앞서 설명한 인덕턴스와 결합도 포함해야 합니다.
같은 접지 경로의 저항이 15 mΩ이고 부하 전류가 2 A라면 두 끝의 전압 차이는 I·R = 30 mV입니다. mΩ은 1,000분의 1 Ω입니다. 작은 센서 전압을 읽는 회로에는 이 차이도 오차가 될 수 있습니다. 빠른 전류 변화에는 L·di/dt 성분까지 더해집니다. L은 경로의 인덕턴스이고 di/dt는 전류의 시간당 변화율입니다.
논리 신호는 수신기 자신의 접지를 기준으로 해석합니다. 송신 출력이 송신 접지보다 0.10 V 높고 송신 접지가 수신 접지보다 0.15 V 높다면, 수신 핀에서는 0.25 V로 보입니다. 반대 방향의 접지 차이는 반대 부호로 반영합니다. 이 값을 LOW 보장 상한 V_IL(max), HIGH 보장 하한 V_IH(min)과 비교해야 합니다. LOW 상한을 넘었다는 사실만으로 HIGH가 보장되는 것도 아닙니다. 그 사이에는 논리가 보장되지 않는 구간이 있습니다.
부하 동작에 맞춰 센서값이 흔들리면 센서 신호뿐 아니라 센서 접지와 ADC 접지 사이의 전압도 함께 확인합니다. 공유 구간의 저항과 루프를 줄이되, 단순히 접지면을 갈라 고속 신호의 귀환 경로를 끊지는 않습니다. 전류가 흐르는 실제 경로를 확인한 뒤 배치와 연결을 바꾸고 같은 부하에서 다시 측정합니다.
신호의 시작·끝층과 각 기준면을 표시합니다
층 전환부에서는 귀환 고리의 길이와 함께 평면 사이 공간의 공진(plane-cavity resonance)도 살핍니다. 유전체를 사이에 둔 두 구리 면의 공간으로 신호 비아의 장이 결합하면, 그 공간의 공진 대역에서 신호 손실이나 면 가장자리의 방사에 영향을 줄 수 있습니다. KAIST 연구진의 비아·전원/접지면 방사 연구 초록(2007)은 이런 기준면 전환과 공진의 관계를 다룹니다. 따라서 신호 비아만 떼어 보지 말고 실제 기준면과 귀환 연결을 포함해 전환부를 비교합니다. 공진 가능성과 영향은 평면의 크기·적층·경계 조건과 신호 대역을 포함한 모델이나 측정으로 확인합니다. 가까운 귀환 비아를 마련했다는 사실만으로 모든 평면 공진이 없어졌다고 판단하지 않습니다.
두 신호가 어느 층에서 어느 층으로 이동하는지 표시합니다. 각 신호층에 가까운 기준면이 같은 GND(Ground)이면 근처 접지 스티칭 비아가 실제로 그 면들을 잇는지 확인합니다. 한쪽만 우회하거나 비아 수가 다른지도 봅니다. 비아 개수를 늘리는 것 자체보다 필요한 위치의 연결과 랜드(land)·안티패드가 만드는 형상이 중요합니다.
층을 바꾸는 개별 신호 비아의 둘레 여러 방향에 귀환 비아(return via)를 나누어 배치하는 안도 비교할 수 있습니다. 수직 구간에서도 신호 도체와 귀환 도체의 위치 관계를 이어 주려는 구성입니다. 각 귀환 비아의 넷과 연결층을 표시해 필요한 두 기준면을 실제로 잇는지 확인합니다. 비아 사이에는 틈이 있고 적층과 주파수에 따라 특성이 달라지므로, 둘러 놓은 모양만으로 완전한 차폐나 최적의 배치가 확보됐다고 판단하지 않습니다.
둘레의 비아를 늘릴 때에는 아래의 연결되지 않는 전원면의 구리 통로 검사도 함께 수행합니다. 필요한 가까운 귀환 연결과 제조·절연 간격을 유지한 채 후보를 비교하고, 같은 조건의 신호 해석 또는 측정으로 판단합니다. 비아 개수·피치·원형 반지름을 다른 설계에서 고정값으로 복사하지 않습니다. TI SLLA414A의 기준면 연결 설명은 가까운 접지 스티칭 비아와 대칭성을 다루지만, 특정 설계의 권장 거리를 모든 적층에 공통인 값으로 옮기지는 않습니다.
기준면을 연결하기 전에는 두 면의 넷부터 확인합니다
층이 다른 두 기준면이 원래 같은 접지라면 신호의 층 전환 지점 가까이에 스티칭 비아를 두어 귀환 경로를 이을 수 있습니다. 이 비아는 접지면끼리 연결해야 합니다. 옆에 놓인 신호 비아를 접지에 연결하라는 뜻이 아닙니다. 구리 면의 이름만 같게 적는 것으로는 부족하며, 실제 연결층과 넷을 확인합니다.
직류 전압이 다른 두 기준면은 비아로 직접 이어서는 안 됩니다. 경로·적층을 바꾸어 연속된 접지면을 사용할 수 있는지 먼저 검토합니다. 불가피하게 틈을 건너고 두 면 사이의 교류 결합이 허용되는 회로라면, 스티칭 커패시터(stitching capacitor)로 고주파 귀환 경로를 마련하는 방법을 검토할 수 있습니다. 커패시터는 직류를 직접 연결하지 않으면서 변화하는 전류의 경로를 만드는 소자입니다. 신호선에 직렬로 넣는 부품과 연결 위치가 다릅니다.
커패시터를 멀리 두면 그곳까지의 왕복 배선이 다시 루프를 만듭니다. 틈을 건너는 신호 가까이 배치하고 양쪽 연결을 짧게 잡되, 정전용량 숫자만으로 적합성을 판단하지 않습니다. 부품과 실장 경로에 포함된 기생 인덕턴스 때문에 주파수가 높아져도 임피던스가 계속 낮아지는 것은 아닙니다. 실제 주파수에서의 특성과 두 면의 전압 차이, 허용 결합을 확인합니다. 절연을 유지하려고 나눈 경계에 임의의 연결을 추가하는 용도로 사용하지 않습니다.
안티패드는 작게 만드는 것만으로 해결되지 않습니다
안티패드를 줄이면 비아 사이에 남는 구리를 늘릴 수 있지만, 신호 비아와 주변 평면이 가까워져 기생 정전용량(parasitic capacitance)이 커질 수 있습니다. 기생 정전용량은 따로 커패시터를 달지 않아도 도체 사이에 생기는 전하 저장 성질입니다. 따라서 제조 가능한 최소 크기가 곧 신호에 가장 적합한 크기는 아닙니다.
반대로 안티패드를 키우면 정전용량을 줄이는 데 도움이 될 수 있지만, 이웃 개구와 이어져 귀환 경로를 좁힐 수 있습니다. 필요한 천공·층간 정렬 여유와 절연 간격을 확보한 상태에서 비아 간격, 안티패드 형상과 신호 경로를 함께 조정합니다. 최종 크기는 실제 적층과 비아 구조의 임피던스, 남아 있는 기준면의 연결 상태를 모두 확인해 정합니다.
신호층과 기준면을 동시에 켜서 경로를 따라갑니다
촘촘한 비아 열의 안티패드가 이어지면 바로 아래 기준면에 긴 슬롯이 생길 수 있습니다. 신호층에서는 선이 이어져 보여도 귀환은 그 틈을 돌아가야 합니다. 신호와 해당 기준면을 함께 표시해 경로 전체를 확인합니다. 막힌 구간에서는 비아 열의 간격·위치, 신호 경로, 층 전환 위치를 조정합니다. 끊긴 기준면을 두고 신호 길이만 보정해도 이 문제는 해결되지 않습니다.
검사할 층을 이 신호의 기준면이나 귀환 비아가 연결된 접지면으로만 한정하지 않습니다. 같은 비아군이 지나가지만 전기적으로는 연결되지 않는 전원면에서도, 여러 안티패드가 이어져 그 전원망의 전류 통로를 좁힐 수 있습니다. 해당 전원면의 공급점과 부하까지 경로를 표시하고, 비아 사이와 주변에 남은 구리가 실제로 이어지는지 확인합니다. 이 검사는 그 전원면을 신호의 기준면으로 쓰지 않는 경우에도 필요할 수 있습니다.
막힌 곳을 보완할 때에는 가까운 귀환 비아의 기능과 비아–평면 사이 절연 간격을 함께 유지합니다. 필요한 전류 통로가 남도록 비아군의 위치·간격이나 안티패드 형상을 비교하되, 귀환 비아를 무조건 멀리 보내거나 제조 최소값까지 구멍 주변을 줄이지 않습니다. 위의 신호 전환부 검사와 다른 평면의 전류 경로 검사를 함께 통과하는 배치를 고른 뒤 최종 채움을 다시 확인합니다.
최종 구리 채움을 다시 계산하고 접지 연결이 의도한 면까지 이어지는지 확인합니다. 수정 전후의 신호의 타이밍(timing) 여유와 기능을 실제 적층·부하 조건으로 검증합니다.
작업 순서를 다시 확인합니다
기준 전위와 비아의 고주파 연결을 구분합니다
전압은 두 지점 사이의 전위차입니다. 계산에서 한 지점을 GND=0 V로 정하는 것은 기준을 선택하는 일이지, 전류가 흐르는 모든 접지점이 반드시 같은 전위라는 보장이 아닙니다. ADI의 접지 설명처럼 실제 접속의 임피던스와 그 경로의 전류를 고려해야 합니다. 앞의 I·R 및 L·di/dt 예를 읽을 때도 어느 두 점 사이의 전압인지 표시합니다.
층을 바꾸는 신호 비아의 도금 배럴과 접속부에는 기생 인덕턴스와 주변 도체에 대한 정전용량이 있습니다. 직류 도통만 확인하지 말고 실제 적층·치수와 귀환 경로를 포함한 전환부 임피던스를 살핍니다. TI SLLA414A 4.5절은 비아가 용량성 또는 유도성 불연속을 만들 수 있음을 설명합니다. 같은 구동·부하·측정 조건에서 수신 파형을 비교하고, 비아 하나를 치수와 관계없이 항상 1 nH로 정하지 않습니다.
English summary. Choosing zero potential does not make every ground point equipotential. A signal-via transition includes inductive and capacitive effects; evaluate its geometry and return path, not just DC continuity or a universal per-via value.
수신기가 여러 개라면 분기 길이와 종단 위치를 먼저 정합니다
여러 수신기를 연결하는 선로는 주 배선과 각 수신 핀까지 이어지는 가지 배선을 구분해 그립니다. 가지의 전파 지연이 신호 에지와 비교해 무시할 수 있는지, 수신기 부하와 허용 토폴로지가 해당 인터페이스 요구에 맞는지 확인합니다. 부품을 선으로 모두 이었다는 사실만으로 신호가 같은 조건에서 전달되지는 않습니다.
TI의 RS-485 배선 설명은 데이지 체인과 짧은 스텁을 다루며, 스텁 길이에 커넥터에서 실제 소자 핀까지의 연결도 포함합니다. 이 예를 모든 차동 인터페이스에 적용하지 않습니다. 종단은 실제 전송선 끝과 인터페이스의 지정 방식에 맞춰 정하고, 수신기마다 임의로 추가하지 않습니다. 분기를 바꾼 뒤에는 가장 불리한 수신점에서도 같은 패턴·속도·부하 조건으로 파형과 동작을 비교합니다.
English summary. Distinguish the main bus from each branch to the receiver pin. Follow the interface topology and termination requirements; the short-stub RS-485 example is not a universal rule for differential links.