← Documents Documentation/gpu/amdgpu/display/dc-glossary.rst GitHub 원문 ↗

Linux 6.18.37 · GPU

DC Glossary

Display Core 70개 표제어와 10개 clock의 전문 번역입니다.

Source pathDocumentation/gpu/amdgpu/display/dc-glossary.rst
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약·해설

dc-glossary.rst:1-231

AMDGPU Display Core의 70개 표제어와 10개 clock expansion을 원문 순서·철자로 보존한 전문 번역입니다. Software/hardware DC, DCE/DCN, plane·pipe composition, DisplayPort/HDMI link, firmware, power와 refresh 용어의 실제 역할을 함께 설명합니다.

DC 용어 기능 영역
영역대표 용어
Clock·timingPCLK, DISPCLK, DCFCLK, VTG, OPTC, OTG, TTU
Plane·pipeDPP, MPC/MPCC, MPO, ODM, OPP, SCL
Memory·compressionDCHUB, DMIF, DCC, DSC, FB, FBC, MALL
LinkDDC, DPCD, FEC, FRL, LTTPR, MST, SST, TMDS
Firmware·powerDMCU, DMCUB, DPM(S), NBP State, PGFSM, PSR

표제어를 source investigation 영역으로 묶었습니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기
1 ===========
2 DC Glossary
3 ===========
4
5 On this page, we try to keep track of acronyms related to the display
6 component. If you do not find what you are looking for, look at the
7 'Documentation/gpu/amdgpu/amdgpu-glossary.rst'; if you cannot find it anywhere,
8 consider asking on the amd-gfx mailing list and update this page.
9
10 .. glossary::
11
12 ABM
13 Adaptive Backlight Modulation
14
15 APU
16 Accelerated Processing Unit
17
18 ASIC
19 Application-Specific Integrated Circuit
20
21 ASSR
22 Alternate Scrambler Seed Reset
23
24 AZ
25 Azalia (HD audio DMA engine)
26
27 BPC
28 Bits Per Colour/Component
29
30 BPP
31 Bits Per Pixel
32
33 Clocks
34 * PCLK: Pixel Clock
35 * SYMCLK: Symbol Clock
36 * SOCCLK: GPU Engine Clock
37 * DISPCLK: Display Clock
38 * DPPCLK: DPP Clock
39 * DCFCLK: Display Controller Fabric Clock
40 * REFCLK: Real Time Reference Clock
41 * PPLL: Pixel PLL
42 * FCLK: Fabric Clock
43 * MCLK: Memory Clock
44
45 CRC
46 Cyclic Redundancy Check
47
48 CRTC
49 Cathode Ray Tube Controller - commonly called "Controller" - Generates
50 raw stream of pixels, clocked at pixel clock
51
52 CVT
53 Coordinated Video Timings
54
55 DAL
56 Display Abstraction layer
57
58 DC (Software)
59 Display Core
60
61 DC (Hardware)
62 Display Controller
63
64 DCC
65 Delta Colour Compression
66
67 DCE
68 Display Controller Engine
69
70 DCHUB
71 Display Controller HUB
72
73 ARB
74 Arbiter
75
76 VTG
77 Vertical Timing Generator
78
79 DCN
80 Display Core Next
81
82 DCCG
83 Display Clock Generator block
84
85 DDC
86 Display Data Channel
87
88 DIO
89 Display IO
90
91 DPP
92 Display Pipes and Planes
93
94 DSC
95 Display Stream Compression (Reduce the amount of bits to represent pixel
96 count while at the same pixel clock)
97
98 dGPU
99 discrete GPU
100
101 DMIF
102 Display Memory Interface
103
104 DML
105 Display Mode Library
106
107 DMCU
108 Display Micro-Controller Unit
109
110 DMCUB
111 Display Micro-Controller Unit, version B
112
113 DPCD
114 DisplayPort Configuration Data
115
116 DPM(S)
117 Display Power Management (Signaling)
118
119 DRR
120 Dynamic Refresh Rate
121
122 DWB
123 Display Writeback
124
125 FB
126 Frame Buffer
127
128 FBC
129 Frame Buffer Compression
130
131 FEC
132 Forward Error Correction
133
134 FRL
135 Fixed Rate Link
136
137 GCO
138 Graphical Controller Object
139
140 GSL
141 Global Swap Lock
142
143 iGPU
144 integrated GPU
145
146 ISR
147 Interrupt Service Request
148
149 ISV
150 Independent Software Vendor
151
152 KMD
153 Kernel Mode Driver
154
155 LB
156 Line Buffer
157
158 LFC
159 Low Framerate Compensation
160
161 LTTPR
162 Link Training Tunable Phy Repeater
163
164 LUT
165 Lookup Table
166
167 MALL
168 Memory Access at Last Level
169
170 MPC/MPCC
171 Multiple pipes and plane combine
172
173 MPO
174 Multi Plane Overlay
175
176 MST
177 Multi Stream Transport
178
179 NBP State
180 Northbridge Power State
181
182 NBIO
183 North Bridge Input/Output
184
185 ODM
186 Output Data Mapping
187
188 OPM
189 Output Protection Manager
190
191 OPP
192 Output Plane Processor
193
194 OPTC
195 Output Pipe Timing Combiner
196
197 OTG
198 Output Timing Generator
199
200 PCON
201 Power Controller
202
203 PGFSM
204 Power Gate Finite State Machine
205
206 PSR
207 Panel Self Refresh
208
209 SCL
210 Scaler
211
212 SDP
213 Scalable Data Port
214
215 SLS
216 Single Large Surface
217
218 SST
219 Single Stream Transport
220
221 TMDS
222 Transition-Minimized Differential Signaling
223
224 TMZ
225 Trusted Memory Zone
226
227 TTU
228 Time to Underflow
229
230 VRR
231 Variable Refresh Rate
232

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

범위, 기본 단위와 clock

1-43

이 용어집은 Display Core 관련 약어를 추적합니다. 찾는 용어가 없으면 `Documentation/gpu/amdgpu/amdgpu-glossary.rst`를 확인하고, 어디에도 없으면 amd-gfx mailing list에 문의한 뒤 이 페이지를 갱신하는 것이 권장됩니다.

DC glossary 1: 기본 단위와 clock
표제어한국어 정의와 Display Core 문맥
ABMAdaptive Backlight Modulation. 콘텐츠와 전력 조건에 맞춰 backlight를 조절합니다.
APUAccelerated Processing Unit. CPU와 GPU 기능을 통합한 processor입니다.
ASICApplication-Specific Integrated Circuit. 특정 기능용으로 설계된 chip입니다.
ASSRAlternate Scrambler Seed Reset. DisplayPort scrambler seed 관련 reset 방식입니다.
AZAzalia. HD audio DMA engine입니다.
BPCBits Per Colour/Component. color component 하나의 bit depth입니다.
BPPBits Per Pixel. pixel 하나를 표현하는 전체 bit 수입니다.
ClocksPCLK, SYMCLK, SOCCLK, DISPCLK, DPPCLK, DCFCLK, REFCLK, PPLL, FCLK, MCLK의 Display Core clock 집합입니다.

원문 표제어 순서와 expansion을 보존했습니다.

Display Core clocks
Clock원문 expansion역할
PCLKPixel Clockpixel 출력 속도를 정하는 clock
SYMCLKSymbol Clocklink symbol 전송 clock
SOCCLKGPU Engine ClockGPU SoC/engine 동작 clock
DISPCLKDisplay ClockDisplay Core 상위 동작 clock
DPPCLKDPP ClockDisplay Pipe and Plane 처리 clock
DCFCLKDisplay Controller Fabric Clockdisplay fabric 동작 clock
REFCLKReal Time Reference Clocktiming 기준 clock
PPLLPixel PLLpixel clock 생성 PLL
FCLKFabric Clockfabric interconnect clock
MCLKMemory Clockmemory 동작 clock

Clocks 표제어 아래의 10개 원문 clock expansion입니다.

===========
DC Glossary
===========

On this page, we try to keep track of acronyms related to the display
component. If you do not find what you are looking for, look at the
'Documentation/gpu/amdgpu/amdgpu-glossary.rst'; if you cannot find it anywhere,
consider asking on the amd-gfx mailing list and update this page.

.. glossary::

    ABM
      Adaptive Backlight Modulation

    APU
      Accelerated Processing Unit

    ASIC
      Application-Specific Integrated Circuit

    ASSR
      Alternate Scrambler Seed Reset

    AZ
      Azalia (HD audio DMA engine)

    BPC
      Bits Per Colour/Component

    BPP
      Bits Per Pixel

    Clocks
      * PCLK: Pixel Clock
      * SYMCLK: Symbol Clock
      * SOCCLK: GPU Engine Clock
      * DISPCLK: Display Clock
      * DPPCLK: DPP Clock
      * DCFCLK: Display Controller Fabric Clock
      * REFCLK: Real Time Reference Clock
      * PPLL: Pixel PLL
      * FCLK: Fabric Clock
      * MCLK: Memory Clock

Display controller와 pipe block

44-96

Software `DC`와 hardware `DC`의 뜻이 다르며 DCE/DCN은 display architecture 세대를 가리킵니다. DPP는 plane 처리, DCC는 compression, DCCG는 clock 생성, DSC는 link bandwidth 절감을 담당합니다.

DC glossary 2: controller와 pipe
표제어한국어 정의와 Display Core 문맥
CRCCyclic Redundancy Check. scanout 또는 전송 data 무결성을 확인하는 값입니다.
CRTCCathode Ray Tube Controller. 보통 Controller라고 하며 pixel clock에 맞춘 raw pixel stream을 생성합니다.
CVTCoordinated Video Timings. display timing 생성 규격입니다.
DALDisplay Abstraction Layer. display hardware를 추상화하는 software layer입니다.
DC (Software)Display Core. AMDGPU display software component입니다.
DC (Hardware)Display Controller. 실제 display hardware controller입니다.
DCCDelta Colour Compression. color delta를 이용한 framebuffer compression입니다.
DCEDisplay Controller Engine. DCN 이전 세대 display engine 명칭입니다.
DCHUBDisplay Controller HUB. display memory traffic을 연결하는 hub입니다.
ARBArbiter. 여러 display request의 우선순위와 access를 중재합니다.
VTGVertical Timing Generator. vertical display timing을 생성합니다.
DCNDisplay Core Next. 차세대 AMD display hardware architecture입니다.
DCCGDisplay Clock Generator block. Display Core clock을 생성·분배합니다.
DDCDisplay Data Channel. display와 EDID/configuration 정보를 교환하는 channel입니다.
DIODisplay IO. display link의 input/output hardware 영역입니다.
DPPDisplay Pipes and Planes. plane의 scaling·color 처리 등 pipe 전단을 담당합니다.
DSCDisplay Stream Compression. 같은 pixel clock에서 pixel을 나타내는 bit 수를 줄이는 압축입니다.

원문 표제어 순서와 expansion을 보존했습니다.

Display Core 주요 처리 방향
FB/DMIF/DCHUB에서 pixel data fetchDPP에서 plane scaling·color 처리MPC/MPCC에서 여러 plane·pipe 합성OPP/OPTC/OTG에서 output과 timing 생성DIO와 link protocol로 sink에 전송

Memory에서 output timing까지 대표 block 관계입니다.


    CRC
      Cyclic Redundancy Check

    CRTC
      Cathode Ray Tube Controller - commonly called "Controller" - Generates
      raw stream of pixels, clocked at pixel clock

    CVT
      Coordinated Video Timings

    DAL
      Display Abstraction layer

    DC (Software)
      Display Core

    DC (Hardware)
      Display Controller

    DCC
      Delta Colour Compression

    DCE
      Display Controller Engine

    DCHUB
      Display Controller HUB

    ARB
      Arbiter

    VTG
      Vertical Timing Generator

    DCN
      Display Core Next

    DCCG
      Display Clock Generator block

    DDC
      Display Data Channel

    DIO
      Display IO

    DPP
      Display Pipes and Planes

    DSC
      Display Stream Compression (Reduce the amount of bits to represent pixel
      count while at the same pixel clock)

Memory, firmware와 link reliability

97-141

이 구간은 display memory interface와 mode calculation, DMCU/DMCUB firmware, DisplayPort configuration, refresh/power management, framebuffer compression과 link error correction을 정의합니다.

DC glossary 3: memory·firmware·link
표제어한국어 정의와 Display Core 문맥
dGPUDiscrete GPU. 독립 device 형태의 GPU입니다.
DMIFDisplay Memory Interface. display engine과 memory 사이 interface입니다.
DMLDisplay Mode Library. mode configuration의 bandwidth와 timing을 계산하는 library입니다.
DMCUDisplay Micro-Controller Unit. display firmware를 실행하는 micro-controller입니다.
DMCUBDisplay Micro-Controller Unit, version B. DMCU의 B version입니다.
DPCDDisplayPort Configuration Data. DisplayPort sink capability와 상태 register입니다.
DPM(S)Display Power Management (Signaling). display power-management signaling입니다.
DRRDynamic Refresh Rate. 동작 중 refresh rate를 바꾸는 기능입니다.
DWBDisplay Writeback. display pipeline output을 memory로 write back합니다.
FBFrame Buffer. scanout할 pixel data를 저장하는 buffer입니다.
FBCFrame Buffer Compression. framebuffer memory traffic을 줄이는 압축입니다.
FECForward Error Correction. link 전송 오류를 수신 측에서 교정하게 합니다.
FRLFixed Rate Link. HDMI의 고정 lane-rate 전송 방식입니다.
GCOGraphical Controller Object. graphical controller를 나타내는 object입니다.
GSLGlobal Swap Lock. 여러 display의 frame swap을 동기화합니다.

원문 표제어 순서와 expansion을 보존했습니다.


    dGPU
      discrete GPU

    DMIF
      Display Memory Interface

    DML
      Display Mode Library

    DMCU
      Display Micro-Controller Unit

    DMCUB
      Display Micro-Controller Unit, version B

    DPCD
      DisplayPort Configuration Data

    DPM(S)
      Display Power Management (Signaling)

    DRR
      Dynamic Refresh Rate

    DWB
      Display Writeback

    FB
      Frame Buffer

    FBC
      Frame Buffer Compression

    FEC
      Forward Error Correction

    FRL
      Fixed Rate Link

    GCO
      Graphical Controller Object

    GSL
      Global Swap Lock

Driver, color와 multi-stream composition

142-177

KMD와 ISV 같은 software 주체, line buffer와 LUT, low-framerate compensation, link-training repeater, MALL cache access, plane composition과 DisplayPort MST를 구분합니다.

DC glossary 4: driver와 composition
표제어한국어 정의와 Display Core 문맥
iGPUIntegrated GPU. processor 또는 SoC에 통합된 GPU입니다.
ISRInterrupt Service Request. interrupt 처리 요청입니다.
ISVIndependent Software Vendor. 독립 software 공급 업체입니다.
KMDKernel Mode Driver. kernel space에서 display/GPU hardware를 제어하는 driver입니다.
LBLine Buffer. scanline 처리 중 pixel data를 임시 저장합니다.
LFCLow Framerate Compensation. 낮은 frame rate에서 frame 반복으로 VRR 범위를 유지합니다.
LTTPRLink Training Tunable PHY Repeater. DisplayPort link training을 지원하는 repeater입니다.
LUTLookup Table. color 변환·gamma 등에 사용하는 mapping table입니다.
MALLMemory Access at Last Level. last-level cache를 활용하는 display memory access 기능입니다.
MPC/MPCCMultiple Pipes and Plane Combine. 여러 pipe와 plane을 합성하는 block입니다.
MPOMulti Plane Overlay. 여러 hardware plane을 scanout에서 합성합니다.
MSTMulti Stream Transport. 하나의 DisplayPort link로 여러 stream을 전송합니다.

원문 표제어 순서와 expansion을 보존했습니다.


    iGPU
      integrated GPU

    ISR
      Interrupt Service Request

    ISV
      Independent Software Vendor

    KMD
      Kernel Mode Driver

    LB
      Line Buffer

    LFC
      Low Framerate Compensation

    LTTPR
      Link Training Tunable Phy Repeater

    LUT
      Lookup Table

    MALL
      Memory Access at Last Level

    MPC/MPCC
      Multiple pipes and plane combine

    MPO
      Multi Plane Overlay

    MST
      Multi Stream Transport

Output mapping, timing과 power

178-207

ODM/OPP/OPTC/OTG는 output data mapping에서 plane processing과 timing generation으로 이어지는 block이고, PCON/PGFSM/PSR은 display power 절감과 상태 전환에 관련됩니다.

DC glossary 5: output과 power
표제어한국어 정의와 Display Core 문맥
NBP StateNorthbridge Power State. northbridge의 전력 상태입니다.
NBIONorth Bridge Input/Output. northbridge I/O block입니다.
ODMOutput Data Mapping. output data를 여러 pipe/link 구성에 mapping합니다.
OPMOutput Protection Manager. protected display output을 관리합니다.
OPPOutput Plane Processor. 합성 후 output plane 처리를 담당합니다.
OPTCOutput Pipe Timing Combiner. output pipe timing을 결합합니다.
OTGOutput Timing Generator. 최종 display output timing을 생성합니다.
PCONPower Controller. display power state를 제어합니다.
PGFSMPower Gate Finite State Machine. block power gating sequence를 실행합니다.
PSRPanel Self Refresh. panel이 자체 refresh해 link와 GPU 전력을 줄입니다.

원문 표제어 순서와 expansion을 보존했습니다.


    NBP State
      Northbridge Power State

    NBIO
      North Bridge Input/Output

    ODM
      Output Data Mapping

    OPM
      Output Protection Manager

    OPP
      Output Plane Processor

    OPTC
      Output Pipe Timing Combiner

    OTG
      Output Timing Generator

    PCON
      Power Controller

    PGFSM
      Power Gate Finite State Machine

    PSR
      Panel Self Refresh