← Documents Documentation/devicetree/bindings/usb/ti,hd3ss3220.yaml GitHub 원문 ↗

Linux 6.18.37 · Devicetree Bindings / USB

TI HD3SS3220 Type-C DRP Controller

HD3SS3220의 Type-C 역할, SuperSpeed mux와 graph endpoint를 설명합니다.

Source pathDocumentation/devicetree/bindings/usb/ti,hd3ss3220.yaml
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

ti,hd3ss3220.yaml:1-81

HD3SS3220의 Type-C 역할, SuperSpeed mux와 graph endpoint를 설명합니다. 접을 수 있는 영어 원문 전체와 한국어 전문 번역을 함께 제공하며, compatible, register, clock, reset, power domain, graph endpoint, source path와 원문 줄 좌표를 원형대로 보존합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기
1 # SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
2 %YAML 1.2
3 ---
4 $id: http://devicetree.org/schemas/usb/ti,hd3ss3220.yaml#
5 $schema: http://devicetree.org/meta-schemas/core.yaml#
6
7 title: TI HD3SS3220 TypeC DRP Port Controller
8
9 maintainers:
10 - Biju Das <biju.das.jz@bp.renesas.com>
11
12 description: |-
13 HD3SS3220 is a USB SuperSpeed (SS) 2:1 mux with DRP port controller. The device provides Channel
14 Configuration (CC) logic and 5V VCONN sourcing for ecosystems implementing USB Type-C. The
15 HD3SS3220 can be configured as a Downstream Facing Port (DFP), Upstream Facing Port (UFP) or a
16 Dual Role Port (DRP) making it ideal for any application.
17
18 properties:
19 compatible:
20 const: ti,hd3ss3220
21
22 reg:
23 maxItems: 1
24
25 interrupts:
26 maxItems: 1
27
28 ports:
29 $ref: /schemas/graph.yaml#/properties/ports
30 description: OF graph bindings (specified in bindings/graph.txt) that model
31 SS data bus to the SS capable connector.
32
33 properties:
34 port@0:
35 $ref: /schemas/graph.yaml#/properties/port
36 description: Super Speed (SS) MUX inputs connected to SS capable connector.
37
38 port@1:
39 $ref: /schemas/graph.yaml#/properties/port
40 description: Output of 2:1 MUX connected to Super Speed (SS) data bus.
41
42 required:
43 - port@0
44 - port@1
45
46 required:
47 - compatible
48 - reg
49
50 additionalProperties: false
51
52 examples:
53 - |
54 i2c {
55 #address-cells = <1>;
56 #size-cells = <0>;
57
58 hd3ss3220@47 {
59 compatible = "ti,hd3ss3220";
60 reg = <0x47>;
61 interrupt-parent = <&gpio6>;
62 interrupts = <3>;
63
64 ports {
65 #address-cells = <1>;
66 #size-cells = <0>;
67 port@0 {
68 reg = <0>;
69 hd3ss3220_in_ep: endpoint {
70 remote-endpoint = <&ss_ep>;
71 };
72 };
73 port@1 {
74 reg = <1>;
75 hd3ss3220_out_ep: endpoint {
76 remote-endpoint = <&usb3_role_switch>;
77 };
78 };
79 };
80 };
81 };
82

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

TI HD3SS3220 Type-C DRP controller

1-17

GPL-2.0 또는 BSD-2-Clause로 배포되는 이 스키마는 TI HD3SS3220 Type-C dual-role port controller를 정의합니다. 관리자는 Biju Das입니다.

HD3SS3220은 DRP port controller가 결합된 USB SuperSpeed 2:1 mux입니다. USB Type-C 환경을 위한 Channel Configuration(CC) logic과 5V VCONN 공급 기능을 제공하며, Downstream Facing Port(DFP), Upstream Facing Port(UFP), Dual Role Port(DRP)로 구성할 수 있습니다.

I2C 장치와 SuperSpeed graph

18-45

compatible은 `ti,hd3ss3220`이고 register와 interrupt는 각각 최대 하나입니다. `ports`는 OF graph binding을 사용해 SuperSpeed data bus와 SuperSpeed-capable connector의 연결을 모델링합니다.

`port@0`은 connector로 이어지는 SuperSpeed MUX input이고, `port@1`은 SuperSpeed data bus로 이어지는 2:1 MUX output입니다. 두 port는 모두 필수입니다.

properties:
  compatible:
    const: ti,hd3ss3220

  reg:
    maxItems: 1

  interrupts:
    maxItems: 1

  ports:
    $ref: /schemas/graph.yaml#/properties/ports
    description: OF graph bindings (specified in bindings/graph.txt) that model
      SS data bus to the SS capable connector.

    properties:
      port@0:
        $ref: /schemas/graph.yaml#/properties/port
        description: Super Speed (SS) MUX inputs connected to SS capable connector.

      port@1:
        $ref: /schemas/graph.yaml#/properties/port
        description: Output of 2:1 MUX connected to Super Speed (SS) data bus.

    required:
      - port@0
      - port@1

필수 속성과 확장 제한

46-51

controller 자체의 필수 속성은 `compatible`과 `reg`이며 추가 속성은 허용하지 않습니다.

required:
  - compatible
  - reg

additionalProperties: false

HD3SS3220 endpoint 연결 예제

52-81

예제 `hd3ss3220@47`은 I2C 주소 0x47과 GPIO6 line 3 interrupt를 사용합니다. `port@0`의 `hd3ss3220_in_ep`는 connector 쪽 `ss_ep`에 연결되고, `port@1`의 `hd3ss3220_out_ep`는 controller 쪽 `usb3_role_switch`에 연결됩니다.

examples:
  - |
    i2c {
        #address-cells = <1>;
        #size-cells = <0>;

        hd3ss3220@47 {
            compatible = "ti,hd3ss3220";
            reg = <0x47>;
            interrupt-parent = <&gpio6>;
            interrupts = <3>;

            ports {
                #address-cells = <1>;
                #size-cells = <0>;
                port@0 {
                    reg = <0>;
                    hd3ss3220_in_ep: endpoint {
                        remote-endpoint = <&ss_ep>;
                    };
                };
                port@1 {
                    reg = <1>;
                    hd3ss3220_out_ep: endpoint {
                        remote-endpoint = <&usb3_role_switch>;
                    };
                };
            };
        };
    };