Qualcomm SC7180 and Other SoCs UFS Controllers

Qualcomm SC7180 계열 UFS controller

GPL-2.0-only 또는 BSD-2-Clause 이중 라이선스의 이 스키마는 Qualcomm SC7180 및 여러 SoC의 UFS controller를 정의합니다. 관리자는 Bjorn Andersson입니다.

적용되는 Qualcomm SoC

이 스키마는 모든 `jedec,ufs-2.0` 장치가 아니라 `qcom,msm8998-ufshc`, `qcom,qcs8300-ufshc`, `qcom,sa8775p-ufshc`, `qcom,sc7180-ufshc`, `qcom,sc7280-ufshc`, `qcom,sc8180x-ufshc`, `qcom,sc8280xp-ufshc`, `qcom,sm8250-ufshc`, `qcom,sm8350-ufshc`, `qcom,sm8450-ufshc`, `qcom,sm8550-ufshc` 가운데 하나가 `compatible`에 포함된 node만 선택합니다. `compatible`은 필수입니다.

# Select only our matches, not all jedec,ufs-2.0
select:
  properties:
    compatible:
      contains:
        enum:
          - qcom,msm8998-ufshc
          - qcom,qcs8300-ufshc
          - qcom,sa8775p-ufshc
          - qcom,sc7180-ufshc
          - qcom,sc7280-ufshc
          - qcom,sc8180x-ufshc
          - qcom,sc8280xp-ufshc
          - qcom,sm8250-ufshc
          - qcom,sm8350-ufshc
          - qcom,sm8450-ufshc
          - qcom,sm8550-ufshc
  required:
    - compatible

Compatible chain, clock 및 inline crypto

`compatible`은 앞의 SoC별 값, Qualcomm 공통값 `qcom,ufshc`, JEDEC fallback `jedec,ufs-2.0`의 세 항목을 이 순서로 둡니다. `reg`는 최대 한 항목이며 `reg-names`는 `std`입니다.

`clocks`는 7~8개입니다. 이름 순서는 `core_clk`, `bus_aggr_clk`, `iface_clk`, `core_clk_unipro`, `ref_clk`, `tx_lane0_sync_clk`, `rx_lane0_sync_clk`, 선택적인 `rx_lane1_sync_clk`입니다. `qcom,ice`는 Inline Crypto Engine node를 가리키는 phandle입니다. 이 파일에서 직접 요구하는 필수 속성은 `compatible`과 `reg`입니다.

properties:
  compatible:
    items:
      - enum:
          - qcom,msm8998-ufshc
          - qcom,qcs8300-ufshc
          - qcom,sa8775p-ufshc
          - qcom,sc7180-ufshc
          - qcom,sc7280-ufshc
          - qcom,sc8180x-ufshc
          - qcom,sc8280xp-ufshc
          - qcom,sm8250-ufshc
          - qcom,sm8350-ufshc
          - qcom,sm8450-ufshc
          - qcom,sm8550-ufshc
      - const: qcom,ufshc
      - const: jedec,ufs-2.0

  reg:
    maxItems: 1

  reg-names:
    items:
      - const: std

  clocks:
    minItems: 7
    maxItems: 8

  clock-names:
    minItems: 7
    items:
      - const: core_clk
      - const: bus_aggr_clk
      - const: iface_clk
      - const: core_clk_unipro
      - const: ref_clk
      - const: tx_lane0_sync_clk
      - const: rx_lane0_sync_clk
      - const: rx_lane1_sync_clk

  qcom,ice:
    $ref: /schemas/types.yaml#/definitions/phandle
    description: phandle to the Inline Crypto Engine node

required:
  - compatible
  - reg

공통 Qualcomm 속성과 SC7180 clock 예외

Qualcomm 공통 UFS 속성은 `qcom,ufs-common.yaml`을 참조합니다. `qcom,sc7180-ufshc`에서는 clock과 clock-name이 최대 7개여야 하므로 lane 1 receive synchronization clock을 생략합니다. 그 밖의 SoC에서는 두 목록이 최소 8개여야 합니다. 평가되지 않은 추가 속성은 허용하지 않습니다.

allOf:
  - $ref: qcom,ufs-common.yaml

  - if:
      properties:
        compatible:
          contains:
            enum:
              - qcom,sc7180-ufshc
    then:
      properties:
        clocks:
          maxItems: 7
        clock-names:
          maxItems: 7
    else:
      properties:
        clocks:
          minItems: 8
        clock-names:
          minItems: 8

unevaluatedProperties: false

SM8450 UFS node 예제

예제 `ufs@1d84000`은 `qcom,sm8450-ufshc`, `qcom,ufshc`, `jedec,ufs-2.0` compatible chain과 0x3000-byte register 영역, level-high GIC SPI interrupt 265를 사용합니다. `ufs_mem_phy_lanes` PHY를 `ufsphy`로 지정하고 방향당 lane 수는 2입니다. `GCC_UFS_PHY_BCR` reset, `rst` 이름, active-low TLMM GPIO 210 reset도 선언합니다.

전원은 2.5 V 계열 `vreg_l7b_2p5`를 `vcc-supply`로 사용하며 최대 1,100,000 microamps이고, 1.2 V 계열 `vreg_l9b_1p2`를 `vccq-supply`로 사용하며 최대 1,200,000 microamps입니다. `UFS_PHY_GDSC` power domain, Apps SMMU stream 0xe0, `ufs-ddr`와 `cpu-ufs` interconnect 두 개를 연결합니다.

Clock은 `GCC_UFS_PHY_AXI_CLK`, aggregate AXI, AHB, UniPro core, RPMh CXO reference, TX symbol lane 0, RX symbol lane 0과 lane 1의 여덟 개입니다. 이름과 `freq-table-hz`도 같은 순서를 유지하며 core, UniPro core, reference clock의 범위는 75~300 MHz이고 나머지는 `<0 0>`입니다. 마지막으로 `qcom,ice = <&ice>`로 Inline Crypto Engine을 연결합니다.

examples:
  - |
    #include <dt-bindings/clock/qcom,gcc-sm8450.h>
    #include <dt-bindings/clock/qcom,rpmh.h>
    #include <dt-bindings/gpio/gpio.h>
    #include <dt-bindings/interconnect/qcom,sm8450.h>
    #include <dt-bindings/interrupt-controller/arm-gic.h>

    soc {
        #address-cells = <2>;
        #size-cells = <2>;

        ufs@1d84000 {
            compatible = "qcom,sm8450-ufshc", "qcom,ufshc",
                         "jedec,ufs-2.0";
            reg = <0x0 0x01d84000 0x0 0x3000>;
            interrupts = <GIC_SPI 265 IRQ_TYPE_LEVEL_HIGH>;
            phys = <&ufs_mem_phy_lanes>;
            phy-names = "ufsphy";
            lanes-per-direction = <2>;
            #reset-cells = <1>;
            resets = <&gcc GCC_UFS_PHY_BCR>;
            reset-names = "rst";
            reset-gpios = <&tlmm 210 GPIO_ACTIVE_LOW>;

            vcc-supply = <&vreg_l7b_2p5>;
            vcc-max-microamp = <1100000>;
            vccq-supply = <&vreg_l9b_1p2>;
            vccq-max-microamp = <1200000>;

            power-domains = <&gcc UFS_PHY_GDSC>;
            iommus = <&apps_smmu 0xe0 0x0>;
            interconnects = <&aggre1_noc MASTER_UFS_MEM &mc_virt SLAVE_EBI1>,
                            <&gem_noc MASTER_APPSS_PROC &config_noc SLAVE_UFS_MEM_CFG>;
            interconnect-names = "ufs-ddr", "cpu-ufs";

            clocks = <&gcc GCC_UFS_PHY_AXI_CLK>,
                     <&gcc GCC_AGGRE_UFS_PHY_AXI_CLK>,
                     <&gcc GCC_UFS_PHY_AHB_CLK>,
                     <&gcc GCC_UFS_PHY_UNIPRO_CORE_CLK>,
                     <&rpmhcc RPMH_CXO_CLK>,
                     <&gcc GCC_UFS_PHY_TX_SYMBOL_0_CLK>,
                     <&gcc GCC_UFS_PHY_RX_SYMBOL_0_CLK>,
                     <&gcc GCC_UFS_PHY_RX_SYMBOL_1_CLK>;
            clock-names = "core_clk",
                          "bus_aggr_clk",
                          "iface_clk",
                          "core_clk_unipro",
                          "ref_clk",
                          "tx_lane0_sync_clk",
                          "rx_lane0_sync_clk",
                          "rx_lane1_sync_clk";
            freq-table-hz = <75000000 300000000>,
                            <0 0>,
                            <0 0>,
                            <75000000 300000000>,
                            <75000000 300000000>,
                            <0 0>,
                            <0 0>,
                            <0 0>;
            qcom,ice = <&ice>;
        };
    };