Renesas RZ/G2L Multi-Function Timer Pulse Unit 3

Renesas RZ/G2L MTU3a

GPL-2.0-only 또는 BSD-2-Clause 라이선스의 이 스키마는 Renesas RZ/G2L Multi-Function Timer Pulse Unit 3(MTU3a)를 정의합니다. Hardware block은 16-bit timer channel 여덟 개와 32-bit timer channel 한 개로 구성됩니다. Pulse input/output은 최대 28선이고 pulse input은 3선입니다. 각 channel은 기본적으로 count clock 11개를 지원하지만 MTU0는 14개, MTU2는 12개, MTU5는 10개이며, LWA=1로 MTU1과 MTU2를 결합하면 4개를 사용합니다. 동작 주파수는 최대 100 MHz입니다. Maintainer는 Biju Das입니다.

MTU0~MTU4, MTU6, MTU7, MTU8은 compare match waveform output, noise filter를 설정할 수 있는 input capture, counter clear를 지원합니다. MTU8을 제외하면 여러 TCNT에 동시 쓰기, compare match 또는 input capture 시 동시 clear, counter 동작과 동기화한 register input/output, synchronous operation과 결합한 최대 12-phase PWM output도 지원합니다. MTU0, MTU3, MTU4, MTU6, MTU7, MTU8은 buffer operation을 설정할 수 있습니다. MTU1과 MTU2는 phase counting mode를 독립적으로 지정할 수 있고 TMDR3.LWA=1이면 interlocked 32-bit phase counting mode와 cascade connection을 사용할 수 있습니다.

Complementary PWM·ADC trigger·저전력

MTU3/4와 MTU6/7을 interlocked operation으로 결합하면 complementary PWM 및 reset-synchronized PWM에서 6개 positive signal과 6개 negative signal, 합계 12 phase를 출력할 수 있습니다. Complementary PWM mode에서는 timer-counter 값의 crest와 trough 또는 MTU4·MTU7의 TGRD buffer register 쓰기 시 buffer 값을 temporary register로 전달할 수 있고 double buffering도 선택할 수 있습니다.

MTU3·MTU4는 MTU0와 interlock하여 complementary PWM과 reset-synchronized PWM으로 AC synchronous motor 또는 brushless DC motor를 구동하며 chopping 또는 level waveform output을 선택할 수 있습니다. MTU5는 dead-time compensation counter로 동작할 수 있습니다. MTU1·MTU2를 결합하고 MTU0/MTU5 및 MTU8과 interlock하면 32-bit phase counting mode를 구성할 수 있습니다.

Complementary PWM mode의 counter crest·trough interrupt와 A/D converter conversion-start trigger는 interrupt-skipping 기능으로 건너뛸 수 있습니다. Interrupt source는 총 43개입니다. Buffer operation은 buffer register에서 timer register로 데이터를 자동 전달합니다. A/D converter start trigger를 만들 수 있으며, start request delay 기능으로 원하는 시점에 converter를 시작하고 PWM output과 동기화할 수 있습니다. 저전력 운용을 위해 MTU3a를 module-stop state에 둘 수 있습니다.

Phase counter와 PWM channel

Phase counting에는 MTU1과 MTU2가 독립 동작하는 16-bit mode와 두 channel을 cascade한 32-bit mode가 있습니다. 두 external input clock의 phase difference를 검출해 해당 TCNT를 증가 또는 감소시킵니다. `count0`은 MTU1 16-bit phase counting, `count1`은 MTU2 16-bit phase counting, `count2`는 MTU1+MTU2 32-bit phase counting입니다.

Module은 PWM mode 1·2, reset-synchronized PWM mode, complementary PWM mode 1·2·3을 지원합니다. Complementary PWM에서는 MTU3/4와 MTU6/7을 결합하여 dead time이 있는 positive 6 phase와 negative 6 phase, 총 12개 waveform을 출력합니다.

PWM mode 1의 mapping은 `pwm0=MTU0.MTIOC0A`, `pwm1=MTU0.MTIOC0C`, `pwm2=MTU1.MTIOC1A`, `pwm3=MTU2.MTIOC2A`, `pwm4=MTU3.MTIOC3A`, `pwm5=MTU3.MTIOC3C`, `pwm6=MTU4.MTIOC4A`, `pwm7=MTU4.MTIOC4C`, `pwm8=MTU6.MTIOC6A`, `pwm9=MTU6.MTIOC6C`, `pwm10=MTU7.MTIOC7A`, `pwm11=MTU7.MTIOC7C`입니다.

RZ SoC compatible과 register

RZ/G2UL·RZ/Five는 `renesas,r9a07g043-mtu3`, RZ/G2L·LC는 `renesas,r9a07g044-mtu3`, RZ/V2L은 `renesas,r9a07g054-mtu3` 뒤에 generic `renesas,rz-mtu3` fallback을 둡니다. `reg`는 최대 한 영역입니다.

properties:
  compatible:
    items:
      - enum:
          - renesas,r9a07g043-mtu3  # RZ/{G2UL,Five}
          - renesas,r9a07g044-mtu3  # RZ/G2{L,LC}
          - renesas,r9a07g054-mtu3  # RZ/V2L
      - const: renesas,rz-mtu3

  reg:
    maxItems: 1

43개 interrupt source

`interrupts`는 정확한 hardware 순서의 43개 source를 담습니다. MTU0는 TGRA~TGRD input capture/compare match, TCNT overflow, TGRE·TGRF compare match의 7개입니다. MTU1과 MTU2는 각각 TGRA·TGRB input capture/compare match와 TCNT overflow·underflow의 4개입니다. MTU3은 TGRA~TGRD와 overflow 5개, MTU4는 TGRA~TGRD와 overflow/underflow 5개입니다. MTU5는 TGRU·TGRV·TGRW 세 개입니다. MTU6은 TGRA~TGRD와 overflow 5개, MTU7은 TGRA~TGRD와 overflow/underflow 5개, MTU8은 TGRA~TGRD와 overflow·underflow 6개입니다.

interrupts:
  items:
    - description: MTU0.TGRA input capture/compare match
    - description: MTU0.TGRB input capture/compare match
    - description: MTU0.TGRC input capture/compare match
    - description: MTU0.TGRD input capture/compare match
    - description: MTU0.TCNT overflow
    - description: MTU0.TGRE compare match
    - description: MTU0.TGRF compare match
    - description: MTU1.TGRA input capture/compare match
    - description: MTU1.TGRB input capture/compare match
    - description: MTU1.TCNT overflow
    - description: MTU1.TCNT underflow
    - description: MTU2.TGRA input capture/compare match
    - description: MTU2.TGRB input capture/compare match
    - description: MTU2.TCNT overflow
    - description: MTU2.TCNT underflow
    - description: MTU3.TGRA input capture/compare match
    - description: MTU3.TGRB input capture/compare match
    - description: MTU3.TGRC input capture/compare match
    - description: MTU3.TGRD input capture/compare match
    - description: MTU3.TCNT overflow
    - description: MTU4.TGRA input capture/compare match
    - description: MTU4.TGRB input capture/compare match
    - description: MTU4.TGRC input capture/compare match
    - description: MTU4.TGRD input capture/compare match
    - description: MTU4.TCNT overflow/underflow
    - description: MTU5.TGRU input capture/compare match
    - description: MTU5.TGRV input capture/compare match
    - description: MTU5.TGRW input capture/compare match
    - description: MTU6.TGRA input capture/compare match
    - description: MTU6.TGRB input capture/compare match
    - description: MTU6.TGRC input capture/compare match
    - description: MTU6.TGRD input capture/compare match
    - description: MTU6.TCNT overflow
    - description: MTU7.TGRA input capture/compare match
    - description: MTU7.TGRB input capture/compare match
    - description: MTU7.TGRC input capture/compare match
    - description: MTU7.TGRD input capture/compare match
    - description: MTU7.TCNT overflow/underflow
    - description: MTU8.TGRA input capture/compare match
    - description: MTU8.TGRB input capture/compare match
    - description: MTU8.TGRC input capture/compare match
    - description: MTU8.TGRD input capture/compare match
    - description: MTU8.TCNT overflow
    - description: MTU8.TCNT underflow

Interrupt 이름 순서

`interrupt-names`는 43개 interrupt와 같은 순서를 사용합니다. MTU0는 `tgia0`, `tgib0`, `tgic0`, `tgid0`, `tciv0`, `tgie0`, `tgif0`이고 MTU1은 `tgia1`, `tgib1`, `tciv1`, `tciu1`, MTU2는 `tgia2`, `tgib2`, `tciv2`, `tciu2`입니다. MTU3은 `tgia3`~`tgid3`, `tciv3`, MTU4는 `tgia4`~`tgid4`, `tciv4`, MTU5는 `tgiu5`, `tgiv5`, `tgiw5`입니다. MTU6은 `tgia6`~`tgid6`, `tciv6`, MTU7은 `tgia7`~`tgid7`, `tciv7`, MTU8은 `tgia8`~`tgid8`, `tciv8`, `tciu8`입니다.

interrupt-names:
  items:
    - const: tgia0
    - const: tgib0
    - const: tgic0
    - const: tgid0
    - const: tciv0
    - const: tgie0
    - const: tgif0
    - const: tgia1
    - const: tgib1
    - const: tciv1
    - const: tciu1
    - const: tgia2
    - const: tgib2
    - const: tciv2
    - const: tciu2
    - const: tgia3
    - const: tgib3
    - const: tgic3
    - const: tgid3
    - const: tciv3
    - const: tgia4
    - const: tgib4
    - const: tgic4
    - const: tgid4
    - const: tciv4
    - const: tgiu5
    - const: tgiv5
    - const: tgiw5
    - const: tgia6
    - const: tgib6
    - const: tgic6
    - const: tgid6
    - const: tciv6
    - const: tgia7
    - const: tgib7
    - const: tgic7
    - const: tgid7
    - const: tciv7
    - const: tgia8
    - const: tgib8
    - const: tgic8
    - const: tgid8
    - const: tciv8
    - const: tciu8

Clock·power·reset과 PWM cells

`clocks`, `power-domains`, `resets`는 각각 최대 한 항목입니다. `#pwm-cells`는 deprecated된 값 2 또는 현재 값 3을 허용합니다. `compatible`, `reg`, `interrupts`, `interrupt-names`, `clocks`, `power-domains`, `resets`가 필수이며 추가 속성은 허용되지 않습니다.

  clocks:
    maxItems: 1

  power-domains:
    maxItems: 1

  resets:
    maxItems: 1

  "#pwm-cells":
    oneOf:
      - const: 2
        deprecated: true
      - const: 3

required:
  - compatible
  - reg
  - interrupts
  - interrupt-names
  - clocks
  - power-domains
  - resets

additionalProperties: false

RZ/G2L MTU3a 예제

예제는 `timer@10001200`에 RZ/G2L compatible과 generic fallback, 0xb00-byte register 영역을 지정합니다. 43개 rising-edge interrupt는 GIC SPI 170~213을 사용하며, source 정의와 같은 43개 이름을 순서대로 연결합니다. Clock은 `R9A07G044_MTU_X_MCK_MTU3`, reset은 `R9A07G044_MTU_X_PRESET_MTU3`, power domain은 `cpg`이고 `#pwm-cells`는 3입니다.

examples:
  - |
    #include <dt-bindings/clock/r9a07g044-cpg.h>
    #include <dt-bindings/interrupt-controller/arm-gic.h>

    mtu3: timer@10001200 {
      compatible = "renesas,r9a07g044-mtu3", "renesas,rz-mtu3";
      reg = <0x10001200 0xb00>;
      interrupts = <GIC_SPI 170 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 171 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 172 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 173 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 174 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 175 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 176 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 177 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 178 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 179 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 180 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 181 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 182 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 183 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 184 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 185 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 186 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 187 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 188 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 189 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 190 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 191 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 192 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 193 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 194 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 195 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 196 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 197 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 198 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 199 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 200 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 201 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 202 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 203 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 204 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 205 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 206 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 207 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 208 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 209 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 210 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 211 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 212 IRQ_TYPE_EDGE_RISING>,
                   <GIC_SPI 213 IRQ_TYPE_EDGE_RISING>;
      interrupt-names = "tgia0", "tgib0", "tgic0", "tgid0", "tciv0", "tgie0",
                        "tgif0",
                        "tgia1", "tgib1", "tciv1", "tciu1",
                        "tgia2", "tgib2", "tciv2", "tciu2",
                        "tgia3", "tgib3", "tgic3", "tgid3", "tciv3",
                        "tgia4", "tgib4", "tgic4", "tgid4", "tciv4",
                        "tgiu5", "tgiv5", "tgiw5",
                        "tgia6", "tgib6", "tgic6", "tgid6", "tciv6",
                        "tgia7", "tgib7", "tgic7", "tgid7", "tciv7",
                        "tgia8", "tgib8", "tgic8", "tgid8", "tciv8", "tciu8";
      clocks = <&cpg CPG_MOD R9A07G044_MTU_X_MCK_MTU3>;
      power-domains = <&cpg>;
      resets = <&cpg R9A07G044_MTU_X_PRESET_MTU3>;
      #pwm-cells = <3>;
    };