Qualcomm X1E80100 SPMI PMIC Arbiter | Linux 6.18.37

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

qcom,x1e80100-spmi-pmic-arb.yaml:1-140

X1E80100 PMIC Arbiter v7의 이중 bus, register 영역, child interrupt controller 구성을 설명합니다. 접을 수 있는 영어 원문 전체와 줄 좌표를 보존하고, 한국어 전문 번역에서는 compatible·property·symbol·source path·수치·예제 코드를 원형대로 유지합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기

1 # SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause)

2 %YAML 1.2

3 ---

4 $id: http://devicetree.org/schemas/spmi/qcom,x1e80100-spmi-pmic-arb.yaml#

5 $schema: http://devicetree.org/meta-schemas/core.yaml#

7 title: Qualcomm X1E80100 SPMI Controller (PMIC Arbiter v7)

9 maintainers:

10 - Stephen Boyd <sboyd@kernel.org>

12 description: |

13 The X1E80100 SPMI PMIC Arbiter implements HW version 7 and it's an SPMI

14 controller with wrapping arbitration logic to allow for multiple on-chip

15 devices to control up to 2 SPMI separate buses.

17 The PMIC Arbiter can also act as an interrupt controller, providing interrupts

18 to slave devices.

20 properties:

21 compatible:

22 oneOf:

23 - items:

24 - const: qcom,sar2130p-spmi-pmic-arb

25 - const: qcom,x1e80100-spmi-pmic-arb

26 - const: qcom,x1e80100-spmi-pmic-arb

28 reg:

29 items:

30 - description: core registers

31 - description: tx-channel per virtual slave registers

32 - description: rx-channel (called observer) per virtual slave registers

34 reg-names:

35 items:

36 - const: core

37 - const: chnls

38 - const: obsrvr

40 ranges: true

42 '#address-cells':

43 const: 2

45 '#size-cells':

46 const: 2

48 qcom,ee:

49 $ref: /schemas/types.yaml#/definitions/uint32

50 minimum: 0

51 maximum: 5

52 description: >

53 indicates the active Execution Environment identifier

55 qcom,channel:

56 $ref: /schemas/types.yaml#/definitions/uint32

57 minimum: 0

58 maximum: 5

59 description: >

60 which of the PMIC Arb provided channels to use for accesses

62 patternProperties:

63 "^spmi@[a-f0-9]+$":

64 type: object

65 $ref: /schemas/spmi/spmi.yaml

66 unevaluatedProperties: false

68 properties:

69 reg:

70 items:

71 - description: configuration registers

72 - description: interrupt controller registers

74 reg-names:

75 items:

76 - const: cnfg

77 - const: intr

79 interrupts:

80 maxItems: 1

82 interrupt-names:

83 const: periph_irq

85 interrupt-controller: true

87 '#interrupt-cells':

88 const: 4

89 description: |

90 cell 1: slave ID for the requested interrupt (0-15)

91 cell 2: peripheral ID for requested interrupt (0-255)

92 cell 3: the requested peripheral interrupt (0-7)

93 cell 4: interrupt flags indicating level-sense information,

94 as defined in dt-bindings/interrupt-controller/irq.h

96 required:

97 - compatible

98 - reg-names

99 - qcom,ee

100 - qcom,channel

101

102 additionalProperties: false

103

104 examples:

105 - |

106 #include <dt-bindings/interrupt-controller/arm-gic.h>

107

108 soc {

109 #address-cells = <2>;

110 #size-cells = <2>;

111

112 spmi: arbiter@c400000 {

113 compatible = "qcom,x1e80100-spmi-pmic-arb";

114 reg = <0 0x0c400000 0 0x3000>,

115 <0 0x0c500000 0 0x4000000>,

116 <0 0x0c440000 0 0x80000>;

117 reg-names = "core", "chnls", "obsrvr";

118

119 qcom,ee = <0>;

120 qcom,channel = <0>;

121

122 #address-cells = <2>;

123 #size-cells = <2>;

124 ranges;

125

126 spmi_bus0: spmi@c42d000 {

127 reg = <0 0x0c42d000 0 0x4000>,

128 <0 0x0c4c0000 0 0x10000>;

129 reg-names = "cnfg", "intr";

130

131 interrupt-names = "periph_irq";

132 interrupts-extended = <&pdc 1 IRQ_TYPE_LEVEL_HIGH>;

133 interrupt-controller;

134 #interrupt-cells = <4>;

135

136 #address-cells = <2>;

137 #size-cells = <0>;

138 };

139 };

140 };

141

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

Qualcomm X1E80100 PMIC Arbiter v7

1-19

이 GPL-2.0-only 또는 BSD-2-Clause YAML schema는 Qualcomm X1E80100 SPMI Controller(PMIC Arbiter v7)를 정의합니다. Maintainer는 Stephen Boyd입니다.

X1E80100 SPMI PMIC Arbiter는 hardware version 7을 구현합니다. Arbitration logic으로 controller를 감싸 여러 on-chip device가 서로 분리된 SPMI bus를 최대 2개까지 제어할 수 있게 하며, slave device에 interrupt를 제공하는 interrupt controller로도 동작합니다.

Compatible과 상위 register 영역

20-40

`compatible`은 `qcom,x1e80100-spmi-pmic-arb` 단독이거나, `qcom,sar2130p-spmi-pmic-arb`를 먼저 두고 이를 fallback으로 함께 지정하는 조합입니다.

상위 `reg`는 core register, virtual slave별 TX channel register, observer라고 부르는 virtual slave별 RX channel register의 세 영역입니다. `reg-names`는 같은 순서로 `core`, `chnls`, `obsrvr`이며 `ranges`를 사용합니다.

주소 cell과 execution environment

41-61

상위 controller의 `#address-cells`와 `#size-cells`는 모두 2입니다.

`qcom,ee`는 active Execution Environment identifier인 `uint32` 값으로 범위는 0~5입니다. `qcom,channel`도 0~5 범위의 `uint32`이며, PMIC Arbiter가 제공하는 channel 가운데 access에 사용할 번호를 지정합니다.

하위 SPMI bus와 4-cell interrupt

62-95

`^spmi@[a-f0-9]+$`에 맞는 각 child object는 공통 `/schemas/spmi/spmi.yaml`을 따르는 개별 SPMI bus입니다. 평가되지 않은 추가 속성은 허용하지 않습니다.

Child bus의 `reg`는 configuration register와 interrupt controller register의 두 영역이고, `reg-names`는 `cnfg`, `intr` 순서입니다. `interrupts`는 최대 한 항목이며 `interrupt-names`는 `periph_irq`입니다.

Child는 interrupt controller가 될 수 있고 `#interrupt-cells`는 4입니다. Cell 1은 slave ID 0~15, cell 2는 peripheral ID 0~255, cell 3은 peripheral interrupt 0~7, cell 4는 `dt-bindings/interrupt-controller/irq.h`가 정의한 level-sense interrupt flag입니다.

필수 속성과 추가 속성 제한

96-103

필수 속성은 `compatible`, `reg-names`, `qcom,ee`, `qcom,channel`입니다. `additionalProperties: false`로 schema가 정의하지 않은 추가 속성을 금지합니다.

X1E80100 arbiter와 첫 번째 SPMI bus 예제

104-140

예제의 `arbiter@c400000`은 `core`, `chnls`, `obsrvr` 세 영역과 execution environment 0, channel 0을 사용합니다. 하위 `spmi@c42d000`은 `cnfg`, `intr` 영역, PDC level-high `periph_irq`, 4-cell interrupt controller를 구성하고 address cell 2개와 size cell 0개를 사용합니다.

#include <dt-bindings/interrupt-controller/arm-gic.h>

soc {
  #address-cells = <2>;
  #size-cells = <2>;

  spmi: arbiter@c400000 {
    compatible = "qcom,x1e80100-spmi-pmic-arb";
    reg = <0 0x0c400000 0 0x3000>,
          <0 0x0c500000 0 0x4000000>,
          <0 0x0c440000 0 0x80000>;
    reg-names = "core", "chnls", "obsrvr";

    qcom,ee = <0>;
    qcom,channel = <0>;

    #address-cells = <2>;
    #size-cells = <2>;
    ranges;

    spmi_bus0: spmi@c42d000 {
      reg = <0 0x0c42d000 0 0x4000>,
            <0 0x0c4c0000 0 0x10000>;
      reg-names = "cnfg", "intr";

      interrupt-names = "periph_irq";
      interrupts-extended = <&pdc 1 IRQ_TYPE_LEVEL_HIGH>;
      interrupt-controller;
      #interrupt-cells = <4>;

      #address-cells = <2>;
      #size-cells = <0>;
    };
  };
};