Freescale i.MX ASRC controller

Freescale 비동기 샘플 레이트 변환기

이 YAML binding은 Freescale Asynchronous Sample Rate Converter(ASRC) controller를 정의합니다. ASRC는 입력 clock에 연결된 신호의 sampling rate를 서로 다른 출력 clock에 연결된 신호의 sampling rate로 변환합니다.

현재 driver는 ESAI, SSI, SAI 같은 다른 Back End audio controller와 함께 DPCM Front End로 동작합니다. 세 pair가 총 10 channel 안에서 세 substream을 지원합니다. Schema ID는 `http://devicetree.org/schemas/sound/fsl,imx-asrc.yaml#`이며 maintainer는 Shawn Guo와 Sascha Hauer입니다.

SoC 호환성, register, IRQ와 DMA

`compatible`은 `fsl,imx35-asrc`, `fsl,imx53-asrc`, `fsl,imx8qm-asrc`, `fsl,imx8qxp-asrc` 중 하나이거나, `fsl,imx6sx-asrc` 또는 `fsl,imx6ul-asrc` 뒤에 fallback `fsl,imx53-asrc`를 두는 두 항목 배열입니다.

`reg`와 `interrupts`는 각각 최대 한 항목입니다. `dmas`는 최대 6개이고 `dma-names`는 수신 pair `rxa`, `rxb`, `rxc` 다음 송신 pair `txa`, `txb`, `txc` 순서입니다.

19개 clock 이름

`clocks`는 최대 19개입니다. `clock-names`의 순서는 memory clock `mem`, IPG clock `ipg`, 변환 clock `asrck_0`부터 `asrck_9` 및 `asrck_a`부터 `asrck_f`, 마지막 Shared Peripheral Bus clock `spba`입니다.

Power domain, graph port, 공통 rate와 width

`power-domains`는 최대 한 항목입니다. `port`는 `audio-graph-port.yaml#`을 참조하며 평가되지 않은 추가 속성을 허용하지 않습니다.

`fsl,asrc-rate`는 DPCM Back End들이 함께 사용하는 sample rate를 나타내는 `uint32`입니다. `fsl,asrc-width`는 공통 sample width이며 허용값은 16 또는 24입니다.

Clock map, endian과 sample format

`fsl,asrc-clk-map`은 driver에서 사용할 clock map을 지정합니다. 값 0은 i.MX8QM/i.MX8QXP의 ASRC0 map, 값 1은 ASRC1 map을 선택합니다.

`big-endian`이 없으면 모든 device register에 기본 little-endian mode를 사용하고, 있으면 big-endian mode를 사용합니다.

`fsl,asrc-format`은 `fsl,asrc-width`를 대체할 수 있는 DPCM Back End 공통 sample format입니다. 값 2는 `S16_LE`, 값 6은 `S24_LE`입니다.

필수 속성과 i.MX8Q 조건

항상 필요한 속성은 `compatible`, `reg`, `interrupts`, `dmas`, `dma-names`, `clocks`, `clock-names`, `fsl,asrc-rate`, `fsl,asrc-width`입니다. Binding은 `dai-common.yaml#`을 함께 적용하고 평가되지 않은 속성은 허용하지 않습니다.

`compatible`에 `fsl,imx8qm-asrc` 또는 `fsl,imx8qxp-asrc`가 포함되면 `fsl,asrc-clk-map`이 필수이며, 그 밖의 SoC에서는 이 속성이 금지됩니다. 같은 두 SoC에는 `power-domains`도 필수입니다.

i.MX53 호환 ASRC 예제

예제는 `0x02034000`의 ASRC에 interrupt 50, 19개 clock, 여섯 SDMA channel을 연결하고 공통 rate 48000 Hz와 width 16을 설정합니다. `playback-only` graph endpoint는 `fe00_ep`와 연결됩니다.

#include <dt-bindings/interrupt-controller/irq.h>
#include <dt-bindings/clock/imx6qdl-clock.h>
asrc: asrc@2034000 {
    compatible = "fsl,imx53-asrc";
    reg = <0x02034000 0x4000>;
    interrupts = <0 50 IRQ_TYPE_LEVEL_HIGH>;
    clocks = <&clks IMX6QDL_CLK_ASRC_IPG>,
             <&clks IMX6QDL_CLK_ASRC_MEM>, <&clks 0>,
             <&clks 0>, <&clks 0>, <&clks 0>, <&clks 0>,
             <&clks 0>, <&clks 0>, <&clks 0>, <&clks 0>,
             <&clks 0>, <&clks 0>, <&clks 0>, <&clks 0>,
             <&clks IMX6QDL_CLK_ASRC>, <&clks 0>, <&clks 0>,
             <&clks IMX6QDL_CLK_SPBA>;
    clock-names = "mem", "ipg", "asrck_0",
            "asrck_1", "asrck_2", "asrck_3", "asrck_4",
            "asrck_5", "asrck_6", "asrck_7", "asrck_8",
            "asrck_9", "asrck_a", "asrck_b", "asrck_c",
            "asrck_d", "asrck_e", "asrck_f", "spba";
    dmas = <&sdma 17 23 1>, <&sdma 18 23 1>, <&sdma 19 23 1>,
           <&sdma 20 23 1>, <&sdma 21 23 1>, <&sdma 22 23 1>;
    dma-names = "rxa", "rxb", "rxc",
                "txa", "txb", "txc";
    fsl,asrc-rate = <48000>;
    fsl,asrc-width = <16>;

    port {
        playback-only;

        asrc_endpoint: endpoint {
            remote-endpoint = <&fe00_ep>;
        };
   };
};