TI OMAP Control and PIPE3 PHY

OMAP Control PHY

OMAP Control PHY의 `compatible`은 하드웨어 종류에 맞춰 선택합니다. OMAP4처럼 `otghs_control` mailbox register가 있으면 `ti,control-phy-otghs`, OMAP5 USB2 PHY처럼 `control_dev_conf`에 power-down bit가 있으면 `ti,control-phy-usb2`를 사용합니다.

OMAP5의 USB3·SATA PHY처럼 DPLL과 개별 RX/TX power control이 있으면 `ti,control-phy-pipe3`, 외부 PCIe clock 지원과 PCS delay 설정이 필요한 DRA7x PCIe PHY는 `ti,control-phy-pcie`를 사용합니다.

DRA7의 USB2 PHY처럼 power-down register가 있으면 `ti,control-phy-usb2-dra7`, AM437의 같은 유형은 `ti,control-phy-usb2-am437`을 사용합니다.

`reg`는 `reg-names`에 나열된 register 범위입니다. `reg-names`는 control-phy-otghs에서 `otghs_control`, control-phy-pcie에서 `power`, `pcie_pcs`, `control_sma`, 그 밖의 유형에서 `power`를 사용합니다.

OMAP Control USB 예제

예제는 `0x4a00233c`의 4-byte `otghs_control` register를 가진 OMAP4 Control USB 노드를 정의합니다.

omap_control_usb: omap-control-usb@4a002300 {
        compatible = "ti,control-phy-otghs";
        reg = <0x4a00233c 0x4>;
        reg-names = "otghs_control";
};

TI PIPE3 PHY 필수 속성

PIPE3 PHY의 `compatible`은 USB3용 `ti,phy-usb3`, SATA용 `ti,phy-pipe3-sata`, PCIe용 `ti,phy-pipe3-pcie` 가운데 하나여야 합니다. `ti,omap-usb3`는 폐기되었습니다.

`reg`는 장치 register set의 주소와 길이이고 `reg-names`는 `reg`에 채운 각 register 주소의 이름입니다. `#phy-cells`는 이 PHY를 참조하는 phandle에 전달할 cell 수를 정합니다.

`clocks`에는 `clock-names`의 각 항목마다 phandle과 clock specifier 쌍이 하나씩 있어야 합니다. `clock-names`는 wakeup clock `wkupclk`, system clock `sysclk`, reference clock `refclk`, 외부 DPLL reference clock `dpll_ref`와 `dpll_ref_m2`, APLL divider `phy-div`, APLL clock `div-clk`를 포함할 수 있습니다.

TI PIPE3 PHY 선택·폐기·권장 속성

같은 유형의 인스턴스가 여러 개면 `id`로 구별할 수 있습니다. 예를 들어 multi-lane PCIe PHY에 사용하며 생략하면 기본값 1입니다.

SATA PHY에만 유효한 `syscon-pllreset`은 `SATA_PLL_SOFT_RESET` bit가 있는 `CTRL_CORE_SMA_SW_0` register를 포함하는 system control 영역 handle과 해당 register offset입니다. `syscon-pcs`는 PCS delay 값을 기록할 system control module phandle과 register offset의 쌍입니다.

폐기된 `ctrl-module`은 PHY 드라이버가 PHY 전원을 켜는 데 쓰는 control module phandle입니다. 권장되는 `syscon-phy-power`는 PHY power-on/off를 제어할 system control module phandle과 register offset 쌍입니다.

TI PIPE3 PHY 노드는 보통 연결 대상인 `ocp2scp`의 하위 노드입니다.

TI USB3 PHY 예제

USB3 예제는 RX, TX, PLL control의 세 register 영역과 폐기된 `ctrl-module`, cell 없는 PHY 지정자, wakeup·system·reference clock을 구성합니다.

usb3phy@4a084400 {
        compatible = "ti,phy-usb3";
        reg = <0x4a084400 0x80>,
              <0x4a084800 0x64>,
              <0x4a084c00 0x40>;
        reg-names = "phy_rx", "phy_tx", "pll_ctrl";
        ctrl-module = <&omap_control_usb>;
        #phy-cells = <0>;
        clocks = <&usb_phy_cm_clk32k>,
                 <&sys_clkin>,
                 <&usb_otg_ss_refclk960m>;
        clock-names =        "wkupclk",
                        "sysclk",
                        "refclk";
};

TI SATA PHY 예제

SATA 예제도 RX, TX, PLL control 영역을 사용하며 system·reference clock과 `syscon-pllreset` offset `0x3fc`, cell 없는 PHY 지정자를 구성합니다.

sata_phy: phy@4a096000 {
        compatible = "ti,phy-pipe3-sata";
        reg = <0x4A096000 0x80>, /* phy_rx */
              <0x4A096400 0x64>, /* phy_tx */
              <0x4A096800 0x40>; /* pll_ctrl */
        reg-names = "phy_rx", "phy_tx", "pll_ctrl";
        ctrl-module = <&omap_control_sata>;
        clocks = <&sys_clkin1>, <&sata_ref_clk>;
        clock-names = "sysclk", "refclk";
        syscon-pllreset = <&scm_conf 0x3fc>;
        #phy-cells = <0>;
};