NI XGE Ethernet Controller | Linux 6.18.37

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

nixge.txt:1-92

Clause 45, MDIO 없는 PHY와 Clause 22 fixed-link 예제를 비교합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기

1 * NI XGE Ethernet controller

3 Required properties:

4 - compatible: Should be "ni,xge-enet-3.00", but can be "ni,xge-enet-2.00" for

5 older device trees with DMA engines co-located in the address map,

6 with the one reg entry to describe the whole device.

7 - reg: Address and length of the register set for the device. It contains the

8 information of registers in the same order as described by reg-names.

9 - reg-names: Should contain the reg names

10 "dma": DMA engine control and status region

11 "ctrl": MDIO and PHY control and status region

12 - interrupts: Should contain tx and rx interrupt

13 - interrupt-names: Should be "rx" and "tx"

14 - phy-mode: See ethernet.txt file in the same directory.

15 - nvmem-cells: Phandle of nvmem cell containing the MAC address

16 - nvmem-cell-names: Should be "address"

18 Optional properties:

19 - mdio subnode to indicate presence of MDIO controller

20 - fixed-link : Assume a fixed link. See fixed-link.txt in the same directory.

21 Use instead of phy-handle.

22 - phy-handle: See ethernet.txt file in the same directory.

24 Examples (10G generic PHY):

25 nixge0: ethernet@40000000 {

26 compatible = "ni,xge-enet-3.00";

27 reg = <0x40000000 0x4000

28 0x41002000 0x2000>;

29 reg-names = "dma", "ctrl";

31 nvmem-cells = <&eth1_addr>;

32 nvmem-cell-names = "address";

34 interrupts = <0 29 IRQ_TYPE_LEVEL_HIGH>, <0 30 IRQ_TYPE_LEVEL_HIGH>;

35 interrupt-names = "rx", "tx";

36 interrupt-parent = <&intc>;

38 phy-mode = "xgmii";

39 phy-handle = <&ethernet_phy1>;

41 mdio {

42 ethernet_phy1: ethernet-phy@4 {

43 compatible = "ethernet-phy-ieee802.3-c45";

44 reg = <4>;

45 };

46 };

47 };

49 Examples (10G generic PHY, no MDIO):

50 nixge0: ethernet@40000000 {

51 compatible = "ni,xge-enet-2.00";

52 reg = <0x40000000 0x6000>;

54 nvmem-cells = <&eth1_addr>;

55 nvmem-cell-names = "address";

57 interrupts = <0 29 IRQ_TYPE_LEVEL_HIGH>, <0 30 IRQ_TYPE_LEVEL_HIGH>;

58 interrupt-names = "rx", "tx";

59 interrupt-parent = <&intc>;

61 phy-mode = "xgmii";

62 phy-handle = <&ethernet_phy1>;

63 };

65 Examples (1G generic fixed-link + MDIO):

66 nixge0: ethernet@40000000 {

67 compatible = "ni,xge-enet-2.00";

68 reg = <0x40000000 0x6000>;

70 nvmem-cells = <&eth1_addr>;

71 nvmem-cell-names = "address";

73 interrupts = <0 29 IRQ_TYPE_LEVEL_HIGH>, <0 30 IRQ_TYPE_LEVEL_HIGH>;

74 interrupt-names = "rx", "tx";

75 interrupt-parent = <&intc>;

77 phy-mode = "xgmii";

79 fixed-link {

80 speed = <1000>;

81 pause;

82 link-gpios = <&gpio0 63 GPIO_ACTIVE_HIGH>;

83 };

85 mdio {

86 ethernet_phy1: ethernet-phy@4 {

87 compatible = "ethernet-phy-ieee802.3-c22";

88 reg = <4>;

89 };

90 };

92 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

NI XGE 필수 속성

1-17

권장 `compatible`은 `ni,xge-enet-3.00`입니다. DMA engine이 address map에 함께 있고 단일 `reg` 항목이 전체 장치를 설명하는 이전 Device Tree에는 `ni,xge-enet-2.00`을 사용할 수 있습니다.

`reg`는 `reg-names` 순서에 따른 register 영역 주소와 길이입니다. `reg-names`의 `dma`는 DMA engine control/status 영역, `ctrl`은 MDIO와 PHY control/status 영역입니다.

`interrupts`는 TX와 RX interrupt를 담고 `interrupt-names`는 `rx`, `tx`여야 합니다. `phy-mode`는 `ethernet.txt`를 따릅니다. MAC address가 든 nvmem cell phandle은 `nvmem-cells`, 이름 `address`는 `nvmem-cell-names`에 둡니다.

NI XGE 선택 속성

18-23

MDIO controller가 있으면 `mdio` subnode를 둡니다. `fixed-link`는 `fixed-link.txt`에 따른 고정 link를 가정하며 `phy-handle` 대신 사용합니다. PHY phandle을 쓸 때는 `ethernet.txt`를 따릅니다.

10G Clause 45 PHY 예제

24-48

예제는 XGE 3.00의 DMA/CTRL 두 register 영역, nvmem MAC, RX/TX interrupt 29/30, XGMII mode와 MDIO 주소 4의 IEEE 802.3 Clause 45 PHY를 구성합니다.

nixge0: ethernet@40000000 {
        compatible = "ni,xge-enet-3.00";
        reg = <0x40000000 0x4000
               0x41002000 0x2000>;
        reg-names = "dma", "ctrl";

        nvmem-cells = <&eth1_addr>;
        nvmem-cell-names = "address";

        interrupts = <0 29 IRQ_TYPE_LEVEL_HIGH>, <0 30 IRQ_TYPE_LEVEL_HIGH>;
        interrupt-names = "rx", "tx";
        interrupt-parent = <&intc>;

        phy-mode = "xgmii";
        phy-handle = <&ethernet_phy1>;

        mdio {
                ethernet_phy1: ethernet-phy@4 {
                        compatible = "ethernet-phy-ieee802.3-c45";
                        reg = <4>;
                };
        };
};

MDIO 없는 10G PHY 예제

49-64

두 번째 예제는 XGE 2.00의 단일 0x6000 register 영역과 같은 nvmem/interrupt/XGMII 구성을 사용하지만 MDIO subnode는 두지 않습니다.

nixge0: ethernet@40000000 {
        compatible = "ni,xge-enet-2.00";
        reg = <0x40000000 0x6000>;

        nvmem-cells = <&eth1_addr>;
        nvmem-cell-names = "address";

        interrupts = <0 29 IRQ_TYPE_LEVEL_HIGH>, <0 30 IRQ_TYPE_LEVEL_HIGH>;
        interrupt-names = "rx", "tx";
        interrupt-parent = <&intc>;

        phy-mode = "xgmii";
        phy-handle = <&ethernet_phy1>;
};

1G fixed-link와 MDIO 예제

65-92

세 번째 예제는 1000Mbps fixed-link, pause와 active-high GPIO 63 link signal을 사용하면서 별도 MDIO 주소 4의 IEEE 802.3 Clause 22 PHY도 기술합니다.

nixge0: ethernet@40000000 {
        compatible = "ni,xge-enet-2.00";
        reg = <0x40000000 0x6000>;

        nvmem-cells = <&eth1_addr>;
        nvmem-cell-names = "address";

        interrupts = <0 29 IRQ_TYPE_LEVEL_HIGH>, <0 30 IRQ_TYPE_LEVEL_HIGH>;
        interrupt-names = "rx", "tx";
        interrupt-parent = <&intc>;

        phy-mode = "xgmii";

        fixed-link {
                speed = <1000>;
                pause;
                link-gpios = <&gpio0 63 GPIO_ACTIVE_HIGH>;
        };

        mdio {
                ethernet_phy1: ethernet-phy@4 {
                        compatible = "ethernet-phy-ieee802.3-c22";
                        reg = <4>;
                };
        };

};