Hisilicon Fast Ethernet MAC

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

hisilicon-femac.txt:1-41

MAC·PHY reset 순서와 microsecond delay triplet을 해설합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기

1 Hisilicon Fast Ethernet MAC controller

3 Required properties:

4 - compatible: should contain one of the following version strings:

5 * "hisilicon,hisi-femac-v1"

6 * "hisilicon,hisi-femac-v2"

7 and the soc string "hisilicon,hi3516cv300-femac".

8 - reg: specifies base physical address(s) and size of the device registers.

9 The first region is the MAC core register base and size.

10 The second region is the global MAC control register.

11 - interrupts: should contain the MAC interrupt.

12 - clocks: A phandle to the MAC main clock.

13 - resets: should contain the phandle to the MAC reset signal(required) and

14 the PHY reset signal(optional).

15 - reset-names: should contain the reset signal name "mac"(required)

16 and "phy"(optional).

17 - phy-mode: see ethernet.txt [1].

18 - phy-handle: see ethernet.txt [1].

19 - hisilicon,phy-reset-delays-us: triplet of delays if PHY reset signal given.

20 The 1st cell is reset pre-delay in micro seconds.

21 The 2nd cell is reset pulse in micro seconds.

22 The 3rd cell is reset post-delay in micro seconds.

24 The MAC address will be determined using the optional properties

25 defined in ethernet.txt[1].

27 [1] Documentation/devicetree/bindings/net/ethernet.txt

29 Example:

30 hisi_femac: ethernet@10090000 {

31 compatible = "hisilicon,hi3516cv300-femac","hisilicon,hisi-femac-v2";

32 reg = <0x10090000 0x1000>,<0x10091300 0x200>;

33 interrupts = <12>;

34 clocks = <&crg HI3518EV200_ETH_CLK>;

35 resets = <&crg 0xec 0>,<&crg 0xec 3>;

36 reset-names = "mac","phy";

37 mac-address = [00 00 00 00 00 00];

38 phy-mode = "mii";

39 phy-handle = <&phy0>;

40 hisilicon,phy-reset-delays-us = <10000 20000 20000>;

41 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

1-2

이 binding은 Hisilicon Fast Ethernet MAC controller를 설명합니다.

필수 속성과 PHY reset timing

3-28

`compatible`에는 version 문자열 `hisilicon,hisi-femac-v1` 또는 `hisilicon,hisi-femac-v2` 중 하나와 SoC 문자열 `hisilicon,hi3516cv300-femac`이 들어가야 합니다.

`reg`의 첫 영역은 MAC core register base와 크기, 두 번째 영역은 global MAC control register입니다. `interrupts`는 MAC interrupt이고 `clocks`는 MAC main clock phandle입니다.

`resets`에는 필수 MAC reset signal phandle과 선택 PHY reset signal이 들어갑니다. `reset-names`에는 필수 `mac`과 선택 `phy`를 같은 순서로 지정합니다. `phy-mode`와 `phy-handle`은 `ethernet.txt`를 참조합니다.

PHY reset signal이 있으면 `hisilicon,phy-reset-delays-us`에 세 delay를 지정합니다. 첫 cell은 reset 전 delay, 두 번째는 reset pulse, 세 번째는 reset 후 delay이며 모두 microsecond 단위입니다.

MAC address는 `[1] Documentation/devicetree/bindings/net/ethernet.txt`에 정의된 선택 속성으로 결정합니다.

Hisilicon FEMAC PHY reset timing

Pre-delayAssert PHY reset

Assert PHY resetReset pulse

Reset pulseDeassert PHY reset

Deassert PHY resetPost-delay

세 cell은 reset 전 대기, pulse 폭, reset 후 대기를 순서대로 나타냅니다.

HI3516CV300 FEMAC v2 예제

29-41

예제는 FEMAC v2의 core와 global control register, interrupt 12, main clock, MAC/PHY reset, MII mode와 `phy0` handle을 지정합니다. PHY reset timing은 10000/20000/20000us입니다.

hisi_femac: ethernet@10090000 {
        compatible = "hisilicon,hi3516cv300-femac","hisilicon,hisi-femac-v2";
        reg = <0x10090000 0x1000>,<0x10091300 0x200>;
        interrupts = <12>;
        clocks = <&crg HI3518EV200_ETH_CLK>;
        resets = <&crg 0xec 0>,<&crg 0xec 3>;
        reset-names = "mac","phy";
        mac-address = [00 00 00 00 00 00];
        phy-mode = "mii";
        phy-handle = <&phy0>;
        hisilicon,phy-reset-delays-us = <10000 20000 20000>;
};