Cavium Octeon Boot Bus

Octeon Boot Bus와 주소 구조

Octeon Boot Bus는 chip-select 8개를 가진 configurable parallel bus이며 각 chip-select를 독립적으로 구성할 수 있습니다. `compatible`은 `cavium,octeon-3860-bootbus`이며 cn3XXX, cn5XXX, cn6XXX SoC 전체와 호환됩니다. `reg`는 Boot Bus register bank의 base address입니다.

`#address-cells`는 `<2>`입니다. 첫 cell은 bootbus 내부 chip-select, 둘째 cell은 해당 chip-select에서의 offset입니다. `#size-cells`는 `<1>`입니다.

`ranges`에는 active chip-select마다 `(child-bus-address, parent-bus-address, length)` triplet이 하나씩 있어야 합니다. triplet의 length가 0이면 그 chip-select는 disabled되어 inactive가 됩니다. 각 chip-select의 configuration parameter는 child node에 저장합니다.

Chip-select timing과 mode

Configuration child의 `compatible`은 `cavium,octeon-3860-bootbus-config`이고 `cavium,cs-index`는 이 설정에 대응하는 chip-select 번호입니다.

`cavium,t-adr`, `cavium,t-ce`, `cavium,t-oe`, `cavium,t-we`, `cavium,t-rd-hld`, `cavium,t-wr-hld`, `cavium,t-pause`, `cavium,t-wait`, `cavium,t-page`, `cavium,t-rd-dly`는 각각 ADR, CE, OE, WE, RD_HLD, WR_HLD, PAUSE, WAIT, PAGE, RD_DLY timing을 nanosecond 단위로 지정합니다.

`cavium,pages`는 PAGES parameter이며 값 0은 8 bytes, 1은 2 bytes, 2는 4 bytes, 3은 8 bytes입니다. 원문에서 0과 3이 모두 8 bytes로 정의된 점을 그대로 보존합니다. 선택 `cavium,wait-mode`는 WAITM, `cavium,page-mode`는 PAGEM을 선택합니다.

`cavium,bus-width`는 해당 chip-select bus의 WIDTH를 bit 단위로 지정합니다. 선택 `cavium,ale-mode`, `cavium,sam-mode`, `cavium,or-mode`는 각각 ALE, SAM, OR mode를 선택합니다.

Chip-select 0·6 예제

예제는 Boot Bus register bank `0x1180000000000`, 여덟 `ranges` 항목과 chip-select별 구성 노드를 보여 줍니다. length가 0인 chip-select 1·2·3·7은 disabled이고, 0·4·5·6은 active 주소 창을 갖습니다.

chip-select 0은 ADR 20ns, CE/OE 60ns, WE 45ns, RD_HLD 35ns, WR_HLD 45ns, PAGE 35ns, 8-bit bus입니다. chip-select 6은 ADR 5ns, CE 300ns, OE 270ns, WE 150ns, RD_HLD 100ns, WR_HLD 70ns, PAGE 320ns, wait mode, 16-bit bus를 사용합니다. 중간 생략을 나타내는 원문의 단독 `.` 줄도 그대로 보존합니다.

bootbus: bootbus@1180000000000 {
        compatible = "cavium,octeon-3860-bootbus";
        reg = <0x11800 0x00000000 0x0 0x200>;
        /* The chip select number and offset */
        #address-cells = <2>;
        /* The size of the chip select region */
        #size-cells = <1>;
        ranges = <0 0  0x0 0x1f400000  0xc00000>,
                 <1 0  0x10000 0x30000000  0>,
                 <2 0  0x10000 0x40000000  0>,
                 <3 0  0x10000 0x50000000  0>,
                 <4 0  0x0 0x1d020000  0x10000>,
                 <5 0  0x0 0x1d040000  0x10000>,
                 <6 0  0x0 0x1d050000  0x10000>,
                 <7 0  0x10000 0x90000000  0>;

                cavium,cs-config@0 {
                compatible = "cavium,octeon-3860-bootbus-config";
                cavium,cs-index = <0>;
                cavium,t-adr  = <20>;
                cavium,t-ce   = <60>;
                cavium,t-oe   = <60>;
                cavium,t-we   = <45>;
                cavium,t-rd-hld = <35>;
                cavium,t-wr-hld = <45>;
                cavium,t-pause  = <0>;
                cavium,t-wait   = <0>;
                cavium,t-page   = <35>;
                cavium,t-rd-dly = <0>;

                cavium,pages     = <0>;
                cavium,bus-width = <8>;
        };
        .
        .
        .
        cavium,cs-config@6 {
                compatible = "cavium,octeon-3860-bootbus-config";
                cavium,cs-index = <6>;
                cavium,t-adr  = <5>;
                cavium,t-ce   = <300>;
                cavium,t-oe   = <270>;
                cavium,t-we   = <150>;
                cavium,t-rd-hld = <100>;
                cavium,t-wr-hld = <70>;
                cavium,t-pause  = <0>;
                cavium,t-wait   = <0>;
                cavium,t-page   = <320>;
                cavium,t-rd-dly = <0>;

                cavium,pages     = <0>;
                cavium,wait-mode;
                cavium,bus-width = <16>;
        };
        .
        .
        .
};