TI Async External Memory Interface

TI Async External Memory Interface

Async External Memory Interface(EMIF16/AEMIF)는 비동기 SRAM, NOR, NAND 같은 여러 비동기 메모리에 별도 glue logic 없이 연결하는 컨트롤러입니다. chip select 네 개가 각각 64MiB를 제공하므로 한 시점에 총 256MiB를 접근할 수 있습니다.

DDR1 SDRAM, SDR SDRAM, Mobile SDR 같은 동기 메모리는 지원하지 않습니다.

하드웨어 참고 문서

하드웨어 설명은 DaVinci DM646x의 `http://www.ti.com/lit/ug/sprueq7c/sprueq7c.pdf`, OMAP-L138(DA850)의 `http://www.ti.com/lit/ug/spruh77a/spruh77a.pdf`, Keystone의 `http://www.ti.com/lit/ug/sprugz3a/sprugz3a.pdf`를 참조합니다. 원문의 `Kestone` 표기는 Keystone을 가리킵니다.

컨트롤러 필수 속성

`compatible`은 `ti,davinci-aemif`, `ti,keystone-aemif`, `ti,da850-aemif` 중 하나입니다. `reg`는 AEMIF control register 공간의 offset과 length를 담습니다.

`#address-cells`는 2여야 합니다. 첫 address cell에는 0부터 N-1까지의 partition 번호를 인코딩하고 N은 전체 partition 수입니다. control partition에는 N-1을 배정하는 것이 권장됩니다. 둘째 cell은 partition 안의 offset입니다. `#size-cells`는 1입니다.

`ranges`에는 두 종류의 메모리 영역이 있습니다. CS별 partition/range가 연속이면 네 chip-select의 메모리 배치를 반영해야 합니다. 연속되지 않으면 range/partition을 더 추가하고 자식 장치가 알맞은 것을 선택할 수 있습니다. 다른 하나는 모든 CS 인터페이스가 공유하는 control partition입니다.

장치 트리에 clock tree 데이터가 있을 때만 `clocks`, `clock-names`, `clock-ranges`가 필요합니다. `clocks`는 컨트롤러 클록, `clock-names`는 반드시 `aemif`, 빈 `clock-ranges`는 자식 노드가 이름 있는 클록을 상속할 수 있음을 나타냅니다. clock tree 데이터가 없으면 `clock-names`를 사용하지 않습니다. 형식은 `clock-bindings.txt`를 따릅니다.

chip-select 자식 장치

chip-select(CS) 자식 노드에는 CFI flash 같은 NOR, `ti,davinci-nand` NAND 또는 보드별 FPGA 장치 노드를 둡니다. DaVinci NAND의 자세한 내용은 `davinci-nand.txt`를 봅니다.

CS 자식의 필수 속성

CS 자식의 `#address-cells`는 2, `#size-cells`는 1이어야 합니다. 빈 `ranges`는 자식이 메모리 배치를 상속함을 뜻합니다. clock tree 데이터가 있을 때는 빈 `clock-ranges`도 두어 이름 있는 클록을 상속하게 합니다.

`ti,cs-chipselect`는 메모리 접근에 사용할 chip-select 번호입니다. `ti,davinci-aemif`와 `ti,keystone-aemif`에서는 0~3, `ti,da850-aemif`에서는 2~5 범위입니다.

CS 버스와 strobe 선택 속성

`ti,cs-bus-width`는 비동기 장치 데이터 버스 폭으로 8 또는 16이며 생략하면 8입니다. `ti,cs-select-strobe-mode`가 있으면 select strobe mode를 활성화합니다. 이 모드에서 chip select는 strobe처럼 동작해 strobe 기간에만 active입니다.

`ti,cs-extended-wait-mode`가 있으면 extended wait mode를 활성화합니다. 컨트롤러는 해당 chip-select에 매핑된 EMIFWAIT 핀을 감시해 장치가 strobe 기간 연장을 요구하는지 판단합니다.

나노초 단위 CS timing

`ti,cs-min-turnaround-ns`는 한 비동기 메모리 접근 종료와 다음 접근 시작 사이의 최소 turnaround 시간입니다. 같은 chip-select에서 read 다음 read 또는 write 다음 write가 이어질 때는 이 지연을 적용하지 않습니다.

`ti,cs-read-setup-ns`는 memory cycle 시작부터 read strobe 활성화까지, `ti,cs-read-strobe-ns`는 read strobe 활성화부터 비활성화까지, `ti,cs-read-hold-ns`는 read strobe 비활성화부터 주소 변경 또는 chip-select 비활성화로 cycle이 끝날 때까지의 시간입니다.

`ti,cs-write-setup-ns`, `ti,cs-write-strobe-ns`, `ti,cs-write-hold-ns`는 각각 write cycle의 동일한 setup, active strobe, hold 구간입니다. read/write setup·strobe·hold 값의 최솟값은 1ns이며 0은 1로 처리됩니다.

위 매개변수 중 생략된 것이 있으면 해당 hardware register에 현재 들어 있는 값을 사용합니다.

DaVinci NAND와 NOR 예제

예제 컨트롤러는 `ti,davinci-aemif`이며 partition 0을 `0x70000000`의 연속 CS 메모리 영역에, partition 1을 `0x21000A00`의 control register 영역에 매핑합니다. AEMIF 클록과 클록 상속도 설정합니다.

NAND는 chip-select 2를 사용하고 partition 0의 offset `0x8000000`에서 64MiB, partition 1의 offset 0에서 256바이트를 요청합니다. NOR는 chip-select 0, 16비트 버스와 partition 0의 64MiB 영역을 사용합니다. 두 CS의 timing은 모두 나노초 단위이며 원문의 `.. see davinci-nand.txt`와 `...` 생략 표기를 그대로 보존합니다.

memory-controller@21000a00 {
        compatible = "ti,davinci-aemif";
        #address-cells = <2>;
        #size-cells = <1>;
        clocks = <&clkaemif 0>;
        clock-names = "aemif";
        clock-ranges;
        reg = <0x21000A00 0x00000100>;
        ranges = <0 0 0x70000000 0x10000000
                  1 0 0x21000A00 0x00000100>;
                  /*
                   * Partition0: CS-specific memory range which is
                   * implemented as continuous physical memory region
                   * Partition1: control memory range
                   */

        nand:cs2 {
                #address-cells = <2>;
                #size-cells = <1>;
                clock-ranges;
                ranges;

                ti,cs-chipselect = <2>;
                /* all timings in nanoseconds */
                ti,cs-min-turnaround-ns = <0>;
                ti,cs-read-hold-ns = <7>;
                ti,cs-read-strobe-ns = <42>;
                ti,cs-read-setup-ns = <14>;
                ti,cs-write-hold-ns = <7>;
                ti,cs-write-strobe-ns = <42>;
                ti,cs-write-setup-ns = <14>;

                nand@0,0x8000000 {
                        compatible = "ti,davinci-nand";
                        reg = <0 0x8000000 0x4000000
                               1 0x0000000 0x0000100>;
                        /*
                         * Partition0, offset 0x8000000, size 0x4000000
                         * Partition1, offset 0x0000000, size 0x0000100
                         */

                        .. see davinci-nand.txt
                };
        };

        nor:cs0 {
                #address-cells = <2>;
                #size-cells = <1>;
                clock-ranges;
                ranges;

                ti,cs-chipselect = <0>;
                /* all timings in nanoseconds */
                ti,cs-min-turnaround-ns = <0>;
                ti,cs-read-hold-ns = <8>;
                ti,cs-read-strobe-ns = <40>;
                ti,cs-read-setup-ns = <14>;
                ti,cs-write-hold-ns = <7>;
                ti,cs-write-strobe-ns = <40>;
                ti,cs-write-setup-ns = <14>;
                ti,cs-bus-width = <16>;

                flash@0,0x0000000 {
                        compatible = "cfi-flash";
                        reg = <0 0x0000000 0x4000000>;

                        ...
                };
        };
};