요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.
1. 요약·해설
원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.
2. 영어 원문 전체
번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.
원문 전체 펼치기
OMAP 3 ISP Device Tree bindings
===============================
The DT definitions can be found in include/dt-bindings/media/omap3-isp.h.
Required properties
===================
compatible : must contain "ti,omap3-isp"
reg : the two registers sets (physical address and length) for the
ISP. The first set contains the core ISP registers up to
the end of the SBL block. The second set contains the
CSI PHYs and receivers registers.
interrupts : the ISP interrupt specifier
iommus : phandle and IOMMU specifier for the IOMMU that serves the ISP
syscon : the phandle and register offset to the Complex I/O or CSI-PHY
register
ti,phy-type : 0 -- OMAP3ISP_PHY_TYPE_COMPLEX_IO (e.g. 3430)
1 -- OMAP3ISP_PHY_TYPE_CSIPHY (e.g. 3630)
#clock-cells : Must be 1 --- the ISP provides two external clocks,
cam_xclka and cam_xclkb, at indices 0 and 1,
respectively. Please find more information on common
clock bindings in ../clock/clock-bindings.txt.
Port nodes (optional)
---------------------
More documentation on these bindings is available in
video-interfaces.txt in the same directory.
reg : The interface:
0 - parallel (CCDC)
1 - CSIPHY1 -- CSI2C / CCP2B on 3630;
CSI1 -- CSIb on 3430
2 - CSIPHY2 -- CSI2A / CCP2B on 3630;
CSI2 -- CSIa on 3430
Optional properties
===================
vdd-csiphy1-supply : voltage supply of the CSI-2 PHY 1
vdd-csiphy2-supply : voltage supply of the CSI-2 PHY 2
Endpoint nodes
--------------
lane-polarities : lane polarity (required on CSI-2)
0 -- not inverted; 1 -- inverted
data-lanes : an array of data lanes from 1 to 3. The length can
be either 1 or 2. (required on CSI-2)
clock-lanes : the clock lane (from 1 to 3). (required on CSI-2)
Example
=======
isp@480bc000 {
compatible = "ti,omap3-isp";
reg = <0x480bc000 0x12fc
0x480bd800 0x0600>;
interrupts = <24>;
iommus = <&mmu_isp>;
syscon = <&scm_conf 0x2f0>;
ti,phy-type = <OMAP3ISP_PHY_TYPE_CSIPHY>;
#clock-cells = <1>;
ports {
#address-cells = <1>;
#size-cells = <0>;
};
};
3. 한국어 전문 번역
영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.
OMAP3 ISP 바인딩
1-5OMAP3 Image Signal Processor의 장치 트리 정의 상수는 `include/dt-bindings/media/omap3-isp.h`에 있습니다.
ISP는 병렬 CCDC 또는 두 CSI 계열 PHY로 영상을 받고, 센서에 두 외부 카메라 클록을 제공할 수 있습니다.
필수 레지스터·IOMMU·PHY 속성
6-25`compatible`에는 `ti,omap3-isp`가 들어가야 합니다. `reg`는 ISP의 두 레지스터 집합을 주소와 길이로 기술합니다. 첫 집합은 코어 ISP 레지스터부터 SBL 블록 끝까지, 둘째 집합은 CSI PHY 및 수신기 레지스터입니다. `interrupts`는 ISP 인터럽트 지정자입니다.
`iommus`는 ISP를 담당하는 IOMMU의 phandle과 지정자를 담습니다. `syscon`은 Complex I/O 또는 CSI-PHY 레지스터를 제공하는 syscon의 phandle과 레지스터 오프셋입니다. `ti,phy-type` 값 0은 `OMAP3ISP_PHY_TYPE_COMPLEX_IO`(예: 3430), 값 1은 `OMAP3ISP_PHY_TYPE_CSIPHY`(예: 3630)를 뜻합니다.
`#clock-cells`는 1이어야 합니다. ISP는 인덱스 0과 1에 각각 `cam_xclka`, `cam_xclkb` 외부 클록을 제공합니다. 공통 클록 바인딩의 자세한 내용은 `../clock/clock-bindings.txt`를 봅니다.
선택 port 번호
26-38port 노드는 선택 사항이며 같은 디렉터리의 `video-interfaces.txt`에 추가 설명이 있습니다. port의 `reg` 값 0은 병렬 CCDC 인터페이스입니다. 값 1은 3630에서 CSIPHY1의 CSI2C/CCP2B, 3430에서 CSI1의 CSIb입니다. 값 2는 3630에서 CSIPHY2의 CSI2A/CCP2B, 3430에서 CSI2의 CSIa입니다.
선택 전원과 CSI-2 lane
39-53선택적인 `vdd-csiphy1-supply`와 `vdd-csiphy2-supply`는 각각 CSI-2 PHY 1과 PHY 2의 전원 공급 장치입니다.
CSI-2 endpoint에서는 `lane-polarities`가 필수이며 0은 비반전, 1은 반전을 뜻합니다. `data-lanes`는 1부터 3 사이의 데이터 lane 배열이고 길이는 1 또는 2여야 합니다. `clock-lanes`는 1부터 3 사이의 클록 lane입니다. 세 속성 모두 CSI-2에서 필수입니다.
OMAP3 ISP 예제
54-71예제는 코어/SBL 및 CSI PHY 레지스터 영역, 인터럽트 24, ISP IOMMU, SCM 설정 레지스터 오프셋 `0x2f0`, CSIPHY 형식을 지정합니다. ISP가 하나의 clock cell을 제공하며 `ports` 컨테이너는 주소 cell 하나와 크기 cell 0을 사용합니다.
isp@480bc000 {
compatible = "ti,omap3-isp";
reg = <0x480bc000 0x12fc
0x480bd800 0x0600>;
interrupts = <24>;
iommus = <&mmu_isp>;
syscon = <&scm_conf 0x2f0>;
ti,phy-type = <OMAP3ISP_PHY_TYPE_CSIPHY>;
#clock-cells = <1>;
ports {
#address-cells = <1>;
#size-cells = <0>;
};
};
요약과 해설
ti,omap3isp.txt:1-71세 인터페이스 번호와 두 외부 카메라 클록, lane polarity 요구 사항을 설명합니다.