NXP TDA1997x HDMI Receiver

TDA19971/73 video output 형식

NXP TDA19971과 TDA19973은 HDMI video receiver입니다. TDA19971 video port는 24-bit RGB 8-bit/color, 24-bit YUV444 8-bit/color, 16·20·24-bit YUV422 semi-planar 8·10·12-bit/component, 그리고 8·10·12-bit YUV422 BT656 two-cycle output을 지원합니다.

TDA19973 video port는 36-bit RGB 12-bit/color, 36-bit YUV444 12-bit/color, 24-bit YUV422 semi-planar 12-bit/component, 12-bit YUV422 BT656 two-cycle output을 지원합니다.

Pin group mapping과 필수 전원

Video port output pin은 4-bit `pin group`으로 mapping하므로 group 안의 pin 순서를 바꾸는 등 다양한 연결이 가능합니다. `nxp,vidout-portcfg`는 chip-specific VP output register와 4-bit pin group을 한 쌍씩 배열로 연결합니다. Pin group의 bit 순서를 뒤집어야 하면 `*_S` pin-group define을 사용합니다.

필수 `compatible`은 TDA19971의 `nxp,tda19971` 또는 TDA19973의 `nxp,tda19973`입니다. `reg`는 I2C slave address, `interrupts`는 interrupt number입니다. `DOVDD-supply`, `DVDD-supply`, `AVDD-supply`는 각각 digital I/O, digital core, analog supply이며 `nxp,vidout-portcfg`는 VP output pin과 pin group의 mapping pair 배열입니다.

Audio output과 parallel endpoint

선택적인 `nxp,audout-format`은 DAI bus format인 `i2s` 또는 `spdif`입니다. `nxp,audout-width`는 audio output data bus width 1~4, `nxp,audout-layout`은 0일 때 AP0만 사용하고 1일 때 AP0/AP1/AP2/AP3를 사용합니다. `nxp,audout-mclk-fs`는 stream rate와 codec mclk 사이의 multiplication factor입니다.

장치의 `port` node는 `Documentation/devicetree/bindings/media/video-interfaces.txt`에 따라 digital output video port용 endpoint child 하나를 포함해야 합니다. Parallel bus endpoint에서 `hsync-active`, `vsync-active`, `data-active`를 선택할 수 있으며 세 polarity의 기본값은 모두 active high입니다.

16-bit YUV422 semi-planar 예제

첫 예제는 VP[15:0]을 IMX6 CSI_DATA[19:4]에 연결해 16-bit YUV422를 전송하고, A_WS·AP0·A_CLK pin의 16-bit I2S layout 0과 128×fs mclk를 사용합니다. I2C 주소는 `0x48`, interrupt는 GPIO1 line 7 active-low이며 digital I/O 3.3V와 analog·core 1.8V supply를 연결합니다.

8bpp YUV422 semi-planar의 Y[11:4]와 CbCr[11:4]를 한 pixel clock cycle의 16-bit bus에 배치합니다. 네 mapping pair가 VP[15:0]을 4-bit씩 IMX6 CSI_DATA[19:4]에 연결하고 endpoint는 16-bit bus와 active-high HSYNC·VSYNC·data를 선언합니다.

hdmi-receiver@48 {
        compatible = "nxp,tda19971";
        pinctrl-names = "default";
        pinctrl-0 = <&pinctrl_tda1997x>;
        reg = <0x48>;
        interrupt-parent = <&gpio1>;
        interrupts = <7 IRQ_TYPE_LEVEL_LOW>;
        DOVDD-supply = <&reg_3p3v>;
        AVDD-supply = <&reg_1p8v>;
        DVDD-supply = <&reg_1p8v>;
        /* audio */
        #sound-dai-cells = <0>;
        nxp,audout-format = "i2s";
        nxp,audout-layout = <0>;
        nxp,audout-width = <16>;
        nxp,audout-mclk-fs = <128>;
        /*
         * The 8bpp YUV422 semi-planar mode outputs CbCr[11:4]
         * and Y[11:4] across 16bits in the same pixclk cycle.
         */
        nxp,vidout-portcfg =
                /* Y[11:8]<->VP[15:12]<->CSI_DATA[19:16] */
                < TDA1997X_VP24_V15_12 TDA1997X_G_Y_11_8 >,
                /* Y[7:4]<->VP[11:08]<->CSI_DATA[15:12] */
                < TDA1997X_VP24_V11_08 TDA1997X_G_Y_7_4 >,
                /* CbCc[11:8]<->VP[07:04]<->CSI_DATA[11:8] */
                < TDA1997X_VP24_V07_04 TDA1997X_R_CR_CBCR_11_8 >,
                /* CbCr[7:4]<->VP[03:00]<->CSI_DATA[7:4] */
                < TDA1997X_VP24_V03_00 TDA1997X_R_CR_CBCR_7_4 >;

        port {
                tda1997x_to_ipu1_csi0_mux: endpoint {
                        remote-endpoint = <&ipu1_csi0_mux_from_parallel_sensor>;
                        bus-width = <16>;
                        hsync-active = <1>;
                        vsync-active = <1>;
                        data-active = <1>;
                };
        };
};

두 번째 8-bit BT656 표기 예제

두 번째 예제의 설명은 VP[15:8]을 IMX6 CSI_DATA[19:12]에 연결하는 8-bit BT656과 같은 16-bit I2S layout을 말합니다. 그러나 이어지는 원문 DTS와 주석은 첫 예제와 동일하게 16-bit YUV422 semi-planar mapping 네 쌍과 `bus-width = <16>`을 담고 있습니다. 이 불일치는 수정하지 않고 원문 그대로 보존합니다.

hdmi-receiver@48 {
        compatible = "nxp,tda19971";
        pinctrl-names = "default";
        pinctrl-0 = <&pinctrl_tda1997x>;
        reg = <0x48>;
        interrupt-parent = <&gpio1>;
        interrupts = <7 IRQ_TYPE_LEVEL_LOW>;
        DOVDD-supply = <&reg_3p3v>;
        AVDD-supply = <&reg_1p8v>;
        DVDD-supply = <&reg_1p8v>;
        /* audio */
        #sound-dai-cells = <0>;
        nxp,audout-format = "i2s";
        nxp,audout-layout = <0>;
        nxp,audout-width = <16>;
        nxp,audout-mclk-fs = <128>;
        /*
         * The 8bpp YUV422 semi-planar mode outputs CbCr[11:4]
         * and Y[11:4] across 16bits in the same pixclk cycle.
         */
        nxp,vidout-portcfg =
                /* Y[11:8]<->VP[15:12]<->CSI_DATA[19:16] */
                < TDA1997X_VP24_V15_12 TDA1997X_G_Y_11_8 >,
                /* Y[7:4]<->VP[11:08]<->CSI_DATA[15:12] */
                < TDA1997X_VP24_V11_08 TDA1997X_G_Y_7_4 >,
                /* CbCc[11:8]<->VP[07:04]<->CSI_DATA[11:8] */
                < TDA1997X_VP24_V07_04 TDA1997X_R_CR_CBCR_11_8 >,
                /* CbCr[7:4]<->VP[03:00]<->CSI_DATA[7:4] */
                < TDA1997X_VP24_V03_00 TDA1997X_R_CR_CBCR_7_4 >;

        port {
                tda1997x_to_ipu1_csi0_mux: endpoint {
                        remote-endpoint = <&ipu1_csi0_mux_from_parallel_sensor>;
                        bus-width = <16>;
                        hsync-active = <1>;
                        vsync-active = <1>;
                        data-active = <1>;
                };
        };
};

실제 8-bit BT656 two-cycle 예제

세 번째 예제도 VP[15:8]과 IMX6 CSI_DATA[19:12], 16-bit I2S layout 0, 128×fs audio clock을 사용합니다. 이 DTS는 8bpp BT656 YCbCr[11:4]를 8-bit bus에서 두 pixel clock cycle에 걸쳐 출력한다는 주석과 두 mapping pair를 명시합니다.

VP[15:12]에는 YCbCr[11:8], VP[11:8]에는 YCbCr[7:4]를 연결합니다. 다만 endpoint의 원문 `bus-width`는 여전히 16으로 기재되어 있으며 이 값 역시 원문 그대로 유지합니다.

hdmi-receiver@48 {
        compatible = "nxp,tda19971";
        pinctrl-names = "default";
        pinctrl-0 = <&pinctrl_tda1997x>;
        reg = <0x48>;
        interrupt-parent = <&gpio1>;
        interrupts = <7 IRQ_TYPE_LEVEL_LOW>;
        DOVDD-supply = <&reg_3p3v>;
        AVDD-supply = <&reg_1p8v>;
        DVDD-supply = <&reg_1p8v>;
        /* audio */
        #sound-dai-cells = <0>;
        nxp,audout-format = "i2s";
        nxp,audout-layout = <0>;
        nxp,audout-width = <16>;
        nxp,audout-mclk-fs = <128>;
        /*
         * The 8bpp BT656 mode outputs YCbCr[11:4] across 8bits over
         * 2 pixclk cycles.
         */
        nxp,vidout-portcfg =
                /* YCbCr[11:8]<->VP[15:12]<->CSI_DATA[19:16] */
                < TDA1997X_VP24_V15_12 TDA1997X_R_CR_CBCR_11_8 >,
                /* YCbCr[7:4]<->VP[11:08]<->CSI_DATA[15:12] */
                < TDA1997X_VP24_V11_08 TDA1997X_R_CR_CBCR_7_4 >,

        port {
                tda1997x_to_ipu1_csi0_mux: endpoint {
                        remote-endpoint = <&ipu1_csi0_mux_from_parallel_sensor>;
                        bus-width = <16>;
                        hsync-active = <1>;
                        vsync-active = <1>;
                        data-active = <1>;
                };
        };
};