← Documents Documentation/devicetree/bindings/gpio/gpio.txt GitHub 원문 ↗

Linux 6.18.37 · Devicetree Bindings

Specifying GPIO Information for Devices

GPIO consumer specifier, controller, hog와 pinctrl range의 공통 바인딩입니다.

Source pathDocumentation/devicetree/bindings/gpio/gpio.txt
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

gpio.txt:1-348

GPIO 이름, polarity, line naming, 자동 hog와 숫자/named pin range를 설명합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기
1 Specifying GPIO information for devices
2 =======================================
3
4 1) gpios property
5 -----------------
6
7 GPIO properties should be named "[<name>-]gpios", with <name> being the purpose
8 of this GPIO for the device. While a non-existent <name> is considered valid
9 for compatibility reasons (resolving to the "gpios" property), it is not allowed
10 for new bindings. Also, GPIO properties named "[<name>-]gpio" are valid and old
11 bindings use it, but are only supported for compatibility reasons and should not
12 be used for newer bindings since it has been deprecated.
13
14 GPIO properties can contain one or more GPIO phandles, but only in exceptional
15 cases should they contain more than one. If your device uses several GPIOs with
16 distinct functions, reference each of them under its own property, giving it a
17 meaningful name. The only case where an array of GPIOs is accepted is when
18 several GPIOs serve the same function (e.g. a parallel data line).
19
20 The exact purpose of each gpios property must be documented in the device tree
21 binding of the device.
22
23 The following example could be used to describe GPIO pins used as device enable
24 and bit-banged data signals:
25
26 gpio1: gpio1 {
27 gpio-controller;
28 #gpio-cells = <2>;
29 };
30 [...]
31
32 data-gpios = <&gpio1 12 0>,
33 <&gpio1 13 0>,
34 <&gpio1 14 0>,
35 <&gpio1 15 0>;
36
37 In the above example, &gpio1 uses 2 cells to specify a gpio. The first cell is
38 a local offset to the GPIO line and the second cell represents consumer flags,
39 such as if the consumer desires the line to be active low (inverted) or open
40 drain. This is the recommended practice.
41
42 The exact meaning of each specifier cell is controller specific, and must be
43 documented in the device tree binding for the device, but it is strongly
44 recommended to use the two-cell approach.
45
46 Most controllers are specifying a generic flag bitfield in the last cell, so
47 for these, use the macros defined in
48 include/dt-bindings/gpio/gpio.h whenever possible:
49
50 Example of a node using GPIOs:
51
52 node {
53 enable-gpios = <&qe_pio_e 18 GPIO_ACTIVE_HIGH>;
54 };
55
56 GPIO_ACTIVE_HIGH is 0, so in this example gpio-specifier is "18 0" and encodes
57 GPIO pin number, and GPIO flags as accepted by the "qe_pio_e" gpio-controller.
58
59 Optional standard bitfield specifiers for the last cell:
60
61 - Bit 0: 0 means active high, 1 means active low
62 - Bit 1: 0 means push-pull wiring, see:
63 https://en.wikipedia.org/wiki/Push-pull_output
64 1 means single-ended wiring, see:
65 https://en.wikipedia.org/wiki/Single-ended_triode
66 - Bit 2: 0 means open-source, 1 means open drain, see:
67 https://en.wikipedia.org/wiki/Open_collector
68 - Bit 3: 0 means the output should be maintained during sleep/low-power mode
69 1 means the output state can be lost during sleep/low-power mode
70 - Bit 4: 0 means no pull-up resistor should be enabled
71 1 means a pull-up resistor should be enabled
72 This setting only applies to hardware with a simple on/off
73 control for pull-up configuration. If the hardware has more
74 elaborate pull-up configuration, it should be represented
75 using a pin control binding.
76 - Bit 5: 0 means no pull-down resistor should be enabled
77 1 means a pull-down resistor should be enabled
78 This setting only applies to hardware with a simple on/off
79 control for pull-down configuration. If the hardware has more
80 elaborate pull-down configuration, it should be represented
81 using a pin control binding.
82
83 1.1) GPIO specifier best practices
84 ----------------------------------
85
86 A gpio-specifier should contain a flag indicating the GPIO polarity; active-
87 high or active-low. If it does, the following best practices should be
88 followed:
89
90 The gpio-specifier's polarity flag should represent the physical level at the
91 GPIO controller that achieves (or represents, for inputs) a logically asserted
92 value at the device. The exact definition of logically asserted should be
93 defined by the binding for the device. If the board inverts the signal between
94 the GPIO controller and the device, then the gpio-specifier will represent the
95 opposite physical level than the signal at the device's pin.
96
97 When the device's signal polarity is configurable, the binding for the
98 device must either:
99
100 a) Define a single static polarity for the signal, with the expectation that
101 any software using that binding would statically program the device to use
102 that signal polarity.
103
104 The static choice of polarity may be either:
105
106 a1) (Preferred) Dictated by a binding-specific DT property.
107
108 or:
109
110 a2) Defined statically by the DT binding itself.
111
112 In particular, the polarity cannot be derived from the gpio-specifier, since
113 that would prevent the DT from separately representing the two orthogonal
114 concepts of configurable signal polarity in the device, and possible board-
115 level signal inversion.
116
117 or:
118
119 b) Pick a single option for device signal polarity, and document this choice
120 in the binding. The gpio-specifier should represent the polarity of the signal
121 (at the GPIO controller) assuming that the device is configured for this
122 particular signal polarity choice. If software chooses to program the device
123 to generate or receive a signal of the opposite polarity, software will be
124 responsible for correctly interpreting (inverting) the GPIO signal at the GPIO
125 controller.
126
127 2) gpio-controller nodes
128 ------------------------
129
130 Every GPIO controller node must contain both an empty "gpio-controller"
131 property, and a #gpio-cells integer property, which indicates the number of
132 cells in a gpio-specifier.
133
134 Some system-on-chips (SoCs) use the concept of GPIO banks. A GPIO bank is an
135 instance of a hardware IP core on a silicon die, usually exposed to the
136 programmer as a coherent range of I/O addresses. Usually each such bank is
137 exposed in the device tree as an individual gpio-controller node, reflecting
138 the fact that the hardware was synthesized by reusing the same IP block a
139 few times over.
140
141 Optionally, a GPIO controller may have a "ngpios" property. This property
142 indicates the number of in-use slots of available slots for GPIOs. The
143 typical example is something like this: the hardware register is 32 bits
144 wide, but only 18 of the bits have a physical counterpart. The driver is
145 generally written so that all 32 bits can be used, but the IP block is reused
146 in a lot of designs, some using all 32 bits, some using 18 and some using
147 12. In this case, setting "ngpios = <18>;" informs the driver that only the
148 first 18 GPIOs, at local offset 0 .. 17, are in use.
149
150 If these GPIOs do not happen to be the first N GPIOs at offset 0...N-1, an
151 additional set of tuples is needed to specify which GPIOs are unusable, with
152 the gpio-reserved-ranges binding. This property indicates the start and size
153 of the GPIOs that can't be used.
154
155 Optionally, a GPIO controller may have a "gpio-line-names" property. This is
156 an array of strings defining the names of the GPIO lines going out of the
157 GPIO controller.
158
159 For lines which are routed to on-board devices, this name should be
160 the most meaningful producer name for the system, such as a rail name
161 indicating the usage. Package names, such as a pin name, are discouraged:
162 such lines have opaque names (since they are by definition general-purpose)
163 and such names are usually not very helpful. For example "MMC-CD", "Red LED
164 Vdd" and "ethernet reset" are reasonable line names as they describe what
165 the line is used for. "GPIO0" is not a good name to give to a GPIO line
166 that is hard-wired to a specific device.
167
168 However, in the case of lines that are routed to a general purpose header
169 (e.g. the Raspberry Pi 40-pin header), and therefore are not hard-wired to
170 specific devices, using a pin number or the names on the header is fine
171 provided these are real (preferably unique) names. Using an SoC's pad name
172 or package name, or names made up from kernel-internal software constructs,
173 are strongly discouraged. For example "pin8 [gpio14/uart0_txd]" is fine
174 if the board's documentation labels pin 8 as such. However "PortB_24" (an
175 example of a name from an SoC's reference manual) would not be desirable.
176
177 In either case placeholders are discouraged: rather use the "" (blank
178 string) if the use of the GPIO line is undefined in your design. Ideally,
179 try to add comments to the dts file describing the naming convention
180 you have chosen, and specifying from where the names are derived.
181
182 The names are assigned starting from line offset 0, from left to right,
183 from the passed array. An incomplete array (where the number of passed
184 names is less than ngpios) will be used up until the last provided valid
185 line index.
186
187 Example:
188
189 gpio-controller@00000000 {
190 compatible = "foo";
191 reg = <0x00000000 0x1000>;
192 gpio-controller;
193 #gpio-cells = <2>;
194 ngpios = <18>;
195 gpio-reserved-ranges = <0 4>, <12 2>;
196 gpio-line-names = "MMC-CD", "MMC-WP", "VDD eth", "RST eth", "LED R",
197 "LED G", "LED B", "Col A", "Col B", "Col C", "Col D",
198 "Row A", "Row B", "Row C", "Row D", "NMI button",
199 "poweroff", "reset";
200 }
201
202 The GPIO chip may contain GPIO hog definitions. GPIO hogging is a mechanism
203 providing automatic GPIO request and configuration as part of the
204 gpio-controller's driver probe function.
205
206 Each GPIO hog definition is represented as a child node of the GPIO controller.
207 Required properties:
208 - gpio-hog: A property specifying that this child node represents a GPIO hog.
209 - gpios: Store the GPIO information (id, flags, ...) for each GPIO to
210 affect. Shall contain an integer multiple of the number of cells
211 specified in its parent node (GPIO controller node).
212 Only one of the following properties scanned in the order shown below.
213 This means that when multiple properties are present they will be searched
214 in the order presented below and the first match is taken as the intended
215 configuration.
216 - input: A property specifying to set the GPIO direction as input.
217 - output-low A property specifying to set the GPIO direction as output with
218 the value low.
219 - output-high A property specifying to set the GPIO direction as output with
220 the value high.
221
222 Optional properties:
223 - line-name: The GPIO label name. If not present the node name is used.
224
225 Example of two SOC GPIO banks defined as gpio-controller nodes:
226
227 qe_pio_a: gpio-controller@1400 {
228 compatible = "fsl,qe-pario-bank-a", "fsl,qe-pario-bank";
229 reg = <0x1400 0x18>;
230 gpio-controller;
231 #gpio-cells = <2>;
232
233 line_b-hog {
234 gpio-hog;
235 gpios = <6 0>;
236 output-low;
237 line-name = "foo-bar-gpio";
238 };
239 };
240
241 qe_pio_e: gpio-controller@1460 {
242 compatible = "fsl,qe-pario-bank-e", "fsl,qe-pario-bank";
243 reg = <0x1460 0x18>;
244 gpio-controller;
245 #gpio-cells = <2>;
246 };
247
248 2.1) gpio- and pin-controller interaction
249 -----------------------------------------
250
251 Some or all of the GPIOs provided by a GPIO controller may be routed to pins
252 on the package via a pin controller. This allows muxing those pins between
253 GPIO and other functions. It is a fairly common practice among silicon
254 engineers.
255
256 2.2) Ordinary (numerical) GPIO ranges
257 -------------------------------------
258
259 It is useful to represent which GPIOs correspond to which pins on which pin
260 controllers. The gpio-ranges property described below represents this with
261 a discrete set of ranges mapping pins from the pin controller local number space
262 to pins in the GPIO controller local number space.
263
264 The format is: <[pin controller phandle], [GPIO controller offset],
265 [pin controller offset], [number of pins]>;
266
267 The GPIO controller offset pertains to the GPIO controller node containing the
268 range definition.
269
270 The pin controller node referenced by the phandle must conform to the bindings
271 described in pinctrl/pinctrl-bindings.txt.
272
273 Each offset runs from 0 to N. It is perfectly fine to pile any number of
274 ranges with just one pin-to-GPIO line mapping if the ranges are concocted, but
275 in practice these ranges are often lumped in discrete sets.
276
277 Example:
278
279 gpio-ranges = <&foo 0 20 10>, <&bar 10 50 20>;
280
281 This means:
282 - pins 20..29 on pin controller "foo" is mapped to GPIO line 0..9 and
283 - pins 50..69 on pin controller "bar" is mapped to GPIO line 10..29
284
285
286 Verbose example:
287
288 qe_pio_e: gpio-controller@1460 {
289 #gpio-cells = <2>;
290 compatible = "fsl,qe-pario-bank-e", "fsl,qe-pario-bank";
291 reg = <0x1460 0x18>;
292 gpio-controller;
293 gpio-ranges = <&pinctrl1 0 20 10>, <&pinctrl2 10 50 20>;
294 };
295
296 Here, a single GPIO controller has GPIOs 0..9 routed to pin controller
297 pinctrl1's pins 20..29, and GPIOs 10..29 routed to pin controller pinctrl2's
298 pins 50..69.
299
300
301 2.3) GPIO ranges from named pin groups
302 --------------------------------------
303
304 It is also possible to use pin groups for gpio ranges when pin groups are the
305 easiest and most convenient mapping.
306
307 Both <pinctrl-base> and <count> must be set to 0 when using named pin groups
308 names.
309
310 The property gpio-ranges-group-names must contain exactly one string for each
311 range.
312
313 Elements of gpio-ranges-group-names must contain the name of a pin group
314 defined in the respective pin controller. The number of pins/GPIO lines in the
315 range is the number of pins in that pin group. The number of pins of that
316 group is defined in the implementation and not in the device tree.
317
318 If numerical and named pin groups are mixed, the string corresponding to a
319 numerical pin range in gpio-ranges-group-names must be empty.
320
321 Example:
322
323 gpio_pio_i: gpio-controller@14b0 {
324 #gpio-cells = <2>;
325 compatible = "fsl,qe-pario-bank-e", "fsl,qe-pario-bank";
326 reg = <0x1480 0x18>;
327 gpio-controller;
328 gpio-ranges = <&pinctrl1 0 20 10>,
329 <&pinctrl2 10 0 0>,
330 <&pinctrl1 15 0 10>,
331 <&pinctrl2 25 0 0>;
332 gpio-ranges-group-names = "",
333 "foo",
334 "",
335 "bar";
336 };
337
338 Here, three GPIO ranges are defined referring to two pin controllers.
339
340 pinctrl1 GPIO ranges are defined using pin numbers whereas the GPIO ranges
341 in pinctrl2 are defined using the pin groups named "foo" and "bar".
342
343 Previous versions of this binding required all pin controller nodes that
344 were referenced by any gpio-ranges property to contain a property named
345 #gpio-range-cells with value <3>. This requirement is now deprecated.
346 However, that property may still exist in older device trees for
347 compatibility reasons, and would still be required even in new device
348 trees that need to be compatible with older software.
349

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

Device의 gpios property

1-82

GPIO property 이름은 `[<name>-]gpios` 형식이어야 하며 `<name>`은 device에서 이 GPIO가 맡는 목적입니다. `<name>`이 없는 `gpios`도 호환성을 위해 유효하지만 새 binding에서는 허용되지 않습니다. `[<name>-]gpio` 형식도 오래된 binding에서 사용했으나 폐기되었고 호환성 목적으로만 지원하므로 새 binding에서 사용하면 안 됩니다.

GPIO property는 하나 이상의 GPIO phandle을 담을 수 있지만 예외적인 경우에만 여러 개를 담아야 합니다. Device가 서로 다른 기능의 GPIO를 여러 개 사용한다면 각각 의미 있는 이름의 별도 property로 참조합니다. 여러 GPIO가 parallel data line처럼 같은 기능을 수행할 때만 GPIO array를 허용합니다. 각 `gpios` property의 정확한 목적은 해당 device의 device tree binding에 문서화해야 합니다.

다음 예제는 device enable과 bit-banged data signal에 사용하는 GPIO pin을 설명합니다. `&gpio1`은 GPIO 하나를 두 cell로 나타냅니다. 첫 cell은 GPIO line의 local offset이고, 두 번째 cell은 active-low inversion이나 open-drain 요청 같은 consumer flag입니다. 이 2-cell 방식이 권장됩니다.

gpio1: gpio1 {
        gpio-controller;
        #gpio-cells = <2>;
};
[...]

data-gpios = <&gpio1 12 0>,
             <&gpio1 13 0>,
             <&gpio1 14 0>,
             <&gpio1 15 0>;

각 specifier cell의 정확한 의미는 controller별로 다르며 해당 controller의 device tree binding에 문서화해야 합니다. 그래도 2-cell 방식을 강하게 권장합니다. 대부분의 controller는 마지막 cell에 generic flag bitfield를 두므로 가능한 경우 `include/dt-bindings/gpio/gpio.h`의 macro를 사용합니다.

node {
        enable-gpios = <&qe_pio_e 18 GPIO_ACTIVE_HIGH>;
};

`GPIO_ACTIVE_HIGH`는 0이므로 이 예제의 gpio-specifier `18 0`은 GPIO pin 18과 `qe_pio_e` GPIO controller가 받는 flag를 encode합니다.

마지막 cell의 선택 표준 bitfield에서 bit 0은 polarity로 0이 active high, 1이 active low입니다. Bit 1은 wiring으로 0이 push-pull, 1이 single-ended입니다. Bit 2는 single-ended 종류로 0이 open-source, 1이 open-drain입니다. 원문은 각각 push-pull, single-ended triode, open collector의 Wikipedia 설명을 참조합니다.

Bit 3은 sleep/low-power mode에서 output 유지 여부로, 0이면 유지해야 하고 1이면 상태를 잃어도 됩니다. Bit 4는 pull-up resistor로 0이면 비활성, 1이면 활성입니다. Bit 5는 pull-down resistor로 0이면 비활성, 1이면 활성입니다. Bit 4와 5는 단순 on/off pull 제어 hardware에만 적용하며 더 정교한 pull 설정은 pin control binding으로 나타내야 합니다.

표준 GPIO flag bitfield
Bit01
0Active highActive low
1Push-pullSingle-ended
2Open-sourceOpen-drain
3Sleep 중 output 유지Sleep 중 상태 손실 허용
4Pull-up 비활성Pull-up 활성
5Pull-down 비활성Pull-down 활성

마지막 gpio-specifier cell의 bit 0~5를 구조화했습니다.

GPIO specifier polarity 권장 방식

83-126

GPIO specifier에는 GPIO polarity가 active-high인지 active-low인지 나타내는 flag가 있어야 합니다. 이 flag는 GPIO controller에서 device의 논리적으로 asserted된 값을 만들거나, input에서는 그 값을 나타내는 물리 level을 표현해야 합니다. 논리적 assertion의 정확한 정의는 device binding이 정합니다.

Board가 GPIO controller와 device 사이에서 signal을 반전한다면 gpio-specifier는 device pin의 signal과 반대인 controller 쪽 물리 level을 나타냅니다.

Device의 signal polarity를 설정할 수 있다면 binding은 두 방식 중 하나를 택해야 합니다. 첫 방식은 signal의 단일 static polarity를 정하고 binding을 사용하는 software가 device를 그 polarity로 설정할 것으로 기대하는 것입니다. 이 static polarity는 binding별 DT property가 결정하는 방식이 권장되며, 또는 DT binding 자체가 고정해서 정의할 수 있습니다.

Polarity를 gpio-specifier에서 유도해서는 안 됩니다. 그렇게 하면 device 안에서 설정 가능한 signal polarity와 board-level signal inversion이라는 서로 독립된 두 개념을 DT가 각각 표현할 수 없기 때문입니다.

두 번째 방식은 device signal polarity의 한 option을 선택해 binding에 문서화하는 것입니다. 이 경우 gpio-specifier는 device가 그 polarity option으로 설정되었다고 가정한 controller 쪽 signal polarity를 나타냅니다. Software가 반대 polarity를 생성하거나 수신하도록 device를 program한다면 GPIO controller의 signal을 올바르게 해석하고 반전하는 책임도 software에 있습니다.

GPIO polarity 해석
Device logical assertionBinding이 의미 정의
Device polarity setting별도 DT property 또는 binding의 static choice
Board-level inversion배선에서 독립적으로 적용
GPIO controller physical levelgpio-specifier active-high/low flag

Device의 논리 assertion과 board inversion을 분리해 gpio-specifier polarity를 정하는 흐름입니다.

GPIO controller, line 수와 이름

127-201

모든 GPIO controller node에는 빈 `gpio-controller` property와 gpio-specifier의 cell 수를 나타내는 정수 `#gpio-cells` property가 모두 있어야 합니다.

일부 SoC는 GPIO bank 개념을 사용합니다. GPIO bank는 silicon die에 있는 hardware IP core instance이며 일반적으로 연속 I/O address range로 programmer에게 노출됩니다. 같은 IP block을 여러 번 재사용해 합성한 hardware를 반영하여 각 bank를 device tree의 개별 gpio-controller node로 노출하는 것이 일반적입니다.

선택 `ngpios`는 사용 가능한 GPIO slot 가운데 실제 사용하는 slot 수입니다. 예를 들어 register가 32 bit지만 물리 pin은 18개뿐이라면 `ngpios = <18>`로 local offset 0~17만 사용한다고 driver에 알립니다. 같은 IP가 32, 18, 12 line 설계에 재사용되는 경우를 처리합니다.

사용 가능한 GPIO가 offset 0부터 처음 N개가 아니라면 `gpio-reserved-ranges` tuple로 사용할 수 없는 GPIO의 start와 size를 지정합니다.

선택 `gpio-line-names`는 controller에서 나가는 GPIO line 이름의 string array입니다. On-board device에 연결된 line에는 package pin 이름보다 system에서 의미 있는 producer 이름을 사용합니다. `MMC-CD`, `Red LED Vdd`, `ethernet reset`은 좋은 이름이지만 특정 device에 고정 연결된 line을 `GPIO0`이라 부르는 것은 좋지 않습니다.

Raspberry Pi 40-pin header처럼 general-purpose header에 연결되어 특정 device에 고정되지 않은 line은 실제로 board 문서에 표시된 pin 번호나 header 이름을 사용할 수 있으며 가능하면 unique해야 합니다. Board가 pin 8을 그렇게 표기한다면 `pin8 [gpio14/uart0_txd]`는 괜찮지만 SoC reference manual의 이름인 `PortB_24`, SoC pad/package 이름, kernel 내부 software construct로 만든 이름은 권장하지 않습니다.

용도가 정의되지 않은 line은 placeholder 대신 빈 string `""`을 사용합니다. DTS file에 naming convention과 이름 출처를 설명하는 comment를 추가하는 것이 이상적입니다. 이름은 전달된 array의 왼쪽부터 line offset 0에서 차례로 할당되며, 이름 수가 `ngpios`보다 적은 불완전한 array는 마지막으로 제공된 유효 line index까지만 사용합니다.

gpio-line-names 선택 기준
연결 대상권장 이름피할 이름
On-board fixed deviceMMC-CD, ethernet resetGPIO0, package pin
General-purpose header실제 header pin labelSoC pad 이름
Undefined use빈 string ""임의 placeholder

연결 대상에 따라 권장되는 line 이름을 비교합니다.

gpio-controller@00000000 {
        compatible = "foo";
        reg = <0x00000000 0x1000>;
        gpio-controller;
        #gpio-cells = <2>;
        ngpios = <18>;
        gpio-reserved-ranges = <0 4>, <12 2>;
        gpio-line-names = "MMC-CD", "MMC-WP", "VDD eth", "RST eth", "LED R",
                "LED G", "LED B", "Col A", "Col B", "Col C", "Col D",
                "Row A", "Row B", "Row C", "Row D", "NMI button",
                "poweroff", "reset";
}

GPIO hog 정의

202-247

GPIO chip은 GPIO hog definition을 포함할 수 있습니다. GPIO hogging은 gpio-controller driver의 probe 과정에서 GPIO를 자동으로 request하고 configure하는 mechanism입니다. 각 hog는 GPIO controller의 child node로 나타냅니다.

필수 `gpio-hog`는 child node가 GPIO hog임을 표시합니다. `gpios`는 영향을 줄 각 GPIO의 ID와 flag 등을 저장하며 parent GPIO controller의 `#gpio-cells` 수의 정수배만큼 cell을 포함해야 합니다.

`input`, `output-low`, `output-high` 가운데 하나만 적용합니다. 여러 property가 있으면 이 순서로 검색하여 처음 match한 설정을 사용합니다. `input`은 input 방향, `output-low`는 low 값의 output, `output-high`는 high 값의 output으로 설정합니다. 선택 `line-name`은 GPIO label이며 없으면 node 이름을 사용합니다.

GPIO hog 설정 우선순위
gpio-hog childgpios = ID + flags
1. input있으면 input 선택
2. output-lowinput이 없을 때 low output
3. output-high앞선 두 속성이 없을 때 high output

여러 방향 property가 잘못 함께 있을 때 driver가 처음 선택하는 순서를 나타냅니다.

예제는 SoC의 두 GPIO bank를 gpio-controller node로 정의합니다. Bank A의 line 6을 `foo-bar-gpio`라는 output-low hog로 만들고 bank E는 별도 hog 없이 controller만 선언합니다.

qe_pio_a: gpio-controller@1400 {
        compatible = "fsl,qe-pario-bank-a", "fsl,qe-pario-bank";
        reg = <0x1400 0x18>;
        gpio-controller;
        #gpio-cells = <2>;

        line_b-hog {
                gpio-hog;
                gpios = <6 0>;
                output-low;
                line-name = "foo-bar-gpio";
        };
};

qe_pio_e: gpio-controller@1460 {
        compatible = "fsl,qe-pario-bank-e", "fsl,qe-pario-bank";
        reg = <0x1460 0x18>;
        gpio-controller;
        #gpio-cells = <2>;
};

GPIO와 pin controller 상호작용

248-255

GPIO controller가 제공하는 GPIO 일부 또는 전부는 pin controller를 통해 package pin으로 routing될 수 있습니다. 이렇게 하면 해당 pin을 GPIO와 다른 function 사이에서 mux할 수 있으며 silicon 설계에서 흔히 사용하는 방식입니다.

GPIO와 pinmux 경로
GPIO controller lineLocal GPIO number
Pin controllerGPIO 또는 alternate function 선택
Package pinPhysical signal
Board connectionOn-board device 또는 header

GPIO controller line이 pin controller mux를 거쳐 package pin의 기능으로 선택되는 구조입니다.

숫자 GPIO range

256-300

어느 GPIO가 어느 pin controller의 어느 pin에 대응하는지 표현할 수 있습니다. `gpio-ranges`는 pin controller local number space의 pin을 GPIO controller local number space의 line에 mapping하는 discrete range 집합입니다.

형식은 pin controller phandle, GPIO controller offset, pin controller offset, pin 수의 네 항목입니다.

The format is: <[pin controller phandle], [GPIO controller offset],
                [pin controller offset], [number of pins]>;

GPIO controller offset은 range definition을 포함하는 GPIO controller node를 기준으로 합니다. Phandle이 참조하는 pin controller node는 `pinctrl/pinctrl-bindings.txt`를 따라야 합니다. 각 offset은 0부터 N까지이고, 필요한 경우 pin 하나짜리 mapping을 여러 개 둘 수 있지만 실제로는 연속 구간을 discrete set으로 묶는 경우가 많습니다.

gpio-ranges = <&foo 0 20 10>, <&bar 10 50 20>;

이 예제에서 pin controller `foo`의 pin 20~29는 GPIO line 0~9에, `bar`의 pin 50~69는 GPIO line 10~29에 mapping됩니다.

qe_pio_e: gpio-controller@1460 {
        #gpio-cells = <2>;
        compatible = "fsl,qe-pario-bank-e", "fsl,qe-pario-bank";
        reg = <0x1460 0x18>;
        gpio-controller;
        gpio-ranges = <&pinctrl1 0 20 10>, <&pinctrl2 10 50 20>;
};

상세 예제에서도 단일 GPIO controller의 GPIO 0~9가 `pinctrl1` pin 20~29에, GPIO 10~29가 `pinctrl2` pin 50~69에 routing됩니다.

숫자 gpio-ranges mapping
Pin controllerPin rangeGPIO range
foo20..290..9
bar50..6910..29

`<&foo 0 20 10>, <&bar 10 50 20>`의 두 range를 펼쳤습니다.

이름 있는 pin group의 GPIO range

301-348

Pin group이 가장 쉽고 편리한 mapping이라면 GPIO range에 named pin group을 사용할 수 있습니다. Named pin group을 사용할 때 `<pinctrl-base>`와 `<count>`는 모두 0이어야 합니다.

`gpio-ranges-group-names`에는 range마다 정확히 하나의 string이 있어야 합니다. 각 string은 해당 pin controller에 정의된 pin group 이름입니다. Range의 pin/GPIO line 수는 그 pin group의 pin 수이며, group 크기는 device tree가 아니라 구현에서 정의합니다.

숫자 range와 named pin group을 섞으면 `gpio-ranges-group-names`에서 숫자 pin range에 대응하는 string은 비워야 합니다.

gpio_pio_i: gpio-controller@14b0 {
        #gpio-cells = <2>;
        compatible = "fsl,qe-pario-bank-e", "fsl,qe-pario-bank";
        reg = <0x1480 0x18>;
        gpio-controller;
        gpio-ranges =                        <&pinctrl1 0 20 10>,
                                        <&pinctrl2 10 0 0>,
                                        <&pinctrl1 15 0 10>,
                                        <&pinctrl2 25 0 0>;
        gpio-ranges-group-names =        "",
                                        "foo",
                                        "",
                                        "bar";
};

원문 예제는 두 pin controller를 참조하는 세 GPIO range가 정의되었다고 설명합니다. `pinctrl1`의 GPIO range는 pin number로 정의하고 `pinctrl2`의 range는 `foo`, `bar`라는 pin group으로 정의합니다. 숫자 entry에 대응하는 group name은 빈 string입니다.

이 binding의 이전 version은 `gpio-ranges`가 참조하는 모든 pin controller node에 `#gpio-range-cells = <3>`을 요구했습니다. 이 요구 사항은 폐기되었지만 오래된 device tree에는 호환성을 위해 남아 있을 수 있고, 오래된 software와 호환되어야 하는 새 device tree에서도 여전히 필요할 수 있습니다.

숫자와 named gpio-range 혼합
Range형식gpio-ranges-group-names
<&pinctrl1 0 20 10>숫자 pin range""
<&pinctrl2 10 0 0>Named group"foo"
<&pinctrl1 15 0 10>숫자 pin range""
<&pinctrl2 25 0 0>Named group"bar"

예제의 group-name array가 각 gpio-ranges entry와 대응하는 방식을 정리합니다.