Texas Instruments eDMA3

eDMA3 Channel Controller

Texas Instruments eDMA3는 Channel Controller(CC)와 하나 이상의 Transfer Controller(TC)로 구성됩니다. CC는 DMA channel을 관리하므로 DMA 사용자의 주 진입점이고, TC는 실제 DMA transfer를 수행합니다.

eDMA3 Channel Controller의 `compatible`은 OMAP, AM33xx, AM43xx에서 `ti,edma3-tpcc`이고, 66AK2G에서는 `ti,k2g-edma3-tpcc`, `ti,edma3-tpcc` 조합입니다. `#dma-cells = <2>`에서 첫 번째 수는 DMA request 번호, 두 번째 수는 channel을 처리할 TC입니다.

`reg`는 eDMA CC memory map, `reg-names`는 `edma3_cc`입니다. `interrupts`에는 CCINT, MPERR, CCERRINT line을 넣고 `interrupt-names`는 각각 `edma3_ccint`, `edma3_mperr`, `edma3_ccerrint`입니다. `ti,tptcs`는 `<&tptc_phandle TC_priority_number>` 형식으로 연결된 TPTC를 나열하며 가장 높은 priority는 0입니다.

OMAP, AM33xx, AM43xx에서는 CC에 연결된 hwmod 이름인 `ti,hwmods`가 필수입니다. 66AK2G에서는 PM domain provider phandle과 device ID argument를 담는 `power-domains`가 필수이며 형식은 `Documentation/devicetree/bindings/soc/ti/sci-pm-domain.yaml`을 따릅니다.

선택 `ti,edma-memcpy-channels`는 software-triggered `memcpy`에 할당할 channel 목록입니다. `ti,edma-reserved-slot-ranges`는 DSP 등의 다른 사용자가 차지하여 driver가 쓰면 안 되는 PaRAM slot range입니다. `dma-channel-mask`는 사용 가능한 channel mask로, 32-channel EDMA에서는 uint32 하나, 64-channel EDMA에서는 uint32 두 개를 사용하며 `Documentation/devicetree/bindings/dma/dma-common.yaml`도 참조합니다.

eDMA3 Transfer Controller

eDMA3 Transfer Controller의 `compatible`은 OMAP, AM33xx, AM43xx에서 `ti,edma3-tptc`이고, 66AK2G에서는 `ti,k2g-edma3-tptc`, `ti,edma3-tptc` 조합입니다. `reg`는 eDMA TC memory map, `interrupts`는 TCerrint interrupt 번호입니다.

OMAP, AM33xx, AM43xx에서는 TC에 연결된 hwmod 이름인 `ti,hwmods`가 필수입니다. 66AK2G에서는 `Documentation/devicetree/bindings/soc/ti/sci-pm-domain.yaml` 형식의 `power-domains`가 필수이며 provider phandle과 device ID argument를 포함합니다.

선택 `interrupt-names`는 `edma3_tcerrint`입니다.

OMAP/AM eDMA3 예제

첫 번째 예제 CC는 64개 request와 2-cell DMA specifier를 선언합니다. 세 TPTC의 priority는 각각 7, 7, 0이며 channel 20과 21은 `memcpy`에 할당합니다. PaRAM slot 35~44와 100~109를 예약하고 `dma-channel-mask`로 channel 35~44도 제외합니다.

세 TPTC node는 각 memory map과 error interrupt를 선언합니다. SHAM client의 `dmas = <&edma 36 0>`은 DMA channel 36을 TC0의 low-priority queue에서 실행합니다. McASP client는 channel 8과 9를 TC2의 high-priority queue에서 TX/RX 용도로 실행합니다.

edma: edma@49000000 {
        compatible = "ti,edma3-tpcc";
        ti,hwmods = "tpcc";
        reg =        <0x49000000 0x10000>;
        reg-names = "edma3_cc";
        interrupts = <12 13 14>;
        interrupt-names = "edma3_ccint", "edma3_mperr", "edma3_ccerrint";
        dma-requests = <64>;
        #dma-cells = <2>;

        ti,tptcs = <&edma_tptc0 7>, <&edma_tptc1 7>, <&edma_tptc2 0>;

        /* Channel 20 and 21 is allocated for memcpy */
        ti,edma-memcpy-channels = <20 21>;
        /* The following PaRAM slots are reserved: 35-44 and 100-109 */
        ti,edma-reserved-slot-ranges = <35 10>, <100 10>;
        /* The following channels are reserved: 35-44 */
        dma-channel-mask = <0xffffffff /* Channel 0-31 */
                            0xffffe007>; /* Channel 32-63 */
};

edma_tptc0: tptc@49800000 {
        compatible = "ti,edma3-tptc";
        ti,hwmods = "tptc0";
        reg =        <0x49800000 0x100000>;
        interrupts = <112>;
        interrupt-names = "edm3_tcerrint";
};

edma_tptc1: tptc@49900000 {
        compatible = "ti,edma3-tptc";
        ti,hwmods = "tptc1";
        reg =        <0x49900000 0x100000>;
        interrupts = <113>;
        interrupt-names = "edm3_tcerrint";
};

edma_tptc2: tptc@49a00000 {
        compatible = "ti,edma3-tptc";
        ti,hwmods = "tptc2";
        reg =        <0x49a00000 0x100000>;
        interrupts = <114>;
        interrupt-names = "edm3_tcerrint";
};

sham: sham@53100000 {
        compatible = "ti,omap4-sham";
        ti,hwmods = "sham";
        reg = <0x53100000 0x200>;
        interrupts = <109>;
        /* DMA channel 36 executed on eDMA TC0 - low priority queue */
        dmas = <&edma 36 0>;
        dma-names = "rx";
};

mcasp0: mcasp@48038000 {
        compatible = "ti,am33xx-mcasp-audio";
        ti,hwmods = "mcasp0";
        reg = <0x48038000 0x2000>,
                <0x46000000 0x400000>;
        reg-names = "mpu", "dat";
        interrupts = <80>, <81>;
        interrupt-names = "tx", "rx";
        /* DMA channels 8 and 9 executed on eDMA TC2 - high priority queue */
        dmas = <&edma 8 2>,
               <&edma 9 2>;
        dma-names = "tx", "rx";
};

66AK2G eDMA3 예제

두 번째 예제의 K2G CC는 `ti,k2g-edma3-tpcc`, `ti,edma3-tpcc` compatible 조합, 세 GIC interrupt, 64개 request와 두 TPTC를 사용합니다. TPTC priority는 7과 0이고 `memcpy` channel 12~15 설정은 주석 처리되어 비활성입니다.

CC와 두 TPTC는 모두 power domain `<&k2g_pds 0x4f>`에 속합니다. MMC client는 EDMA1 channel 24와 25를 TC0에서 TX/RX로 사용하며 별도의 device power domain, clock, bus width와 최대 주파수를 선언합니다.

edma1: edma@2728000 {
        compatible = "ti,k2g-edma3-tpcc", "ti,edma3-tpcc";
        reg =        <0x02728000 0x8000>;
        reg-names = "edma3_cc";
        interrupts = <GIC_SPI 208 IRQ_TYPE_EDGE_RISING>,
                        <GIC_SPI 219 IRQ_TYPE_EDGE_RISING>,
                        <GIC_SPI 220 IRQ_TYPE_EDGE_RISING>;
        interrupt-names = "edma3_ccint", "emda3_mperr",
                          "edma3_ccerrint";
        dma-requests = <64>;
        #dma-cells = <2>;

        ti,tptcs = <&edma1_tptc0 7>, <&edma1_tptc1 0>;

        /*
         * memcpy is disabled, can be enabled with:
         * ti,edma-memcpy-channels = <12 13 14 15>;
         * for example.
         */

        power-domains = <&k2g_pds 0x4f>;
};

edma1_tptc0: tptc@27b0000 {
        compatible = "ti,k2g-edma3-tptc", "ti,edma3-tptc";
        reg =        <0x027b0000 0x400>;
        power-domains = <&k2g_pds 0x4f>;
};

edma1_tptc1: tptc@27b8000 {
        compatible = "ti,k2g-edma3-tptc", "ti,edma3-tptc";
        reg =        <0x027b8000 0x400>;
        power-domains = <&k2g_pds 0x4f>;
};

mmc0: mmc@23000000 {
        compatible = "ti,k2g-hsmmc", "ti,omap4-hsmmc";
        reg = <0x23000000 0x400>;
        interrupts = <GIC_SPI 96 IRQ_TYPE_EDGE_RISING>;
        dmas = <&edma1 24 0>, <&edma1 25 0>;
        dma-names = "tx", "rx";
        bus-width = <4>;
        ti,needs-special-reset;
        no-1-8-v;
        max-frequency = <96000000>;
        power-domains = <&k2g_pds 0xb>;
        clocks = <&k2g_clks 0xb 1>, <&k2g_clks 0xb 2>;
        clock-names = "fck", "mmchsdb_fck";
};

폐기된 단일-node 바인딩

이전 `ti,edma3` 바인딩은 폐기되었습니다. 새 DTS 파일은 `ti,edma3-tpcc`/`ti,edma3-tptc` 바인딩을 사용해야 합니다.

폐기된 형식의 필수 속성은 `compatible = "ti,edma3"`, `#dma-cells = <1>`, module memory map인 `reg`, 그리고 transfer completion, memory protection, error 순서의 정확히 세 `interrupts`입니다. Client는 DMA request마다 channel 번호 하나를 사용합니다.

선택 `ti,hwmods`는 EDMA hwmod 이름이고 `ti,edma-xbar-event-map`은 crossbar event-to-channel map입니다. 새 DTB로 오래된 kernel을 boot해야 할 때 추가할 수 있는 폐기 속성은 region 수를 나타내는 `ti,edma-regions`, slot 수를 나타내는 `ti,edma-slots`, CC당 총 channel 수를 나타내는 `dma-channels`입니다.

edma: edma@49000000 {
        reg = <0x49000000 0x10000>;
        interrupt-parent = <&intc>;
        interrupts = <12 13 14>;
        compatible = "ti,edma3";
        ti,hwmods = "tpcc", "tptc0", "tptc1", "tptc2";
        #dma-cells = <1>;
        ti,edma-xbar-event-map = /bits/ 16 <1 12
                                            2 13>;
};