요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.
1. 요약·해설
원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.
2. 영어 원문 전체
번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.
원문 전체 펼치기
Texas Instruments DRA7x Display Subsystem
=========================================
See Documentation/devicetree/bindings/display/ti/ti,omap-dss.txt for generic
description about OMAP Display Subsystem bindings.
DSS Core
--------
Required properties:
- compatible: "ti,dra7-dss"
- reg: address and length of the register spaces for 'dss'
- ti,hwmods: "dss_core"
- clocks: handle to fclk
- clock-names: "fck"
- syscon: phandle to control module core syscon node
Optional properties:
Some DRA7xx SoCs have one dedicated video PLL, some have two. These properties
can be used to describe the video PLLs:
- reg: address and length of the register spaces for 'pll1_clkctrl',
'pll1', 'pll2_clkctrl', 'pll2'
- clocks: handle to video1 pll clock and video2 pll clock
- clock-names: "video1_clk" and "video2_clk"
Required nodes:
- DISPC
Optional nodes:
- DSS Submodules: HDMI
- Video port for DPI output
DPI Endpoint required properties:
- data-lines: number of lines used
DISPC
-----
Required properties:
- compatible: "ti,dra7-dispc"
- reg: address and length of the register space
- ti,hwmods: "dss_dispc"
- interrupts: the DISPC interrupt
- clocks: handle to fclk
- clock-names: "fck"
Optional properties:
- max-memory-bandwidth: Input memory (from main memory to dispc) bandwidth limit
in bytes per second
HDMI
----
Required properties:
- compatible: "ti,dra7-hdmi"
- reg: addresses and lengths of the register spaces for 'wp', 'pll', 'phy',
'core'
- reg-names: "wp", "pll", "phy", "core"
- interrupts: the HDMI interrupt line
- ti,hwmods: "dss_hdmi"
- vdda-supply: vdda power supply
- clocks: handles to fclk and pll clock
- clock-names: "fck", "sys_clk"
Optional nodes:
- Video port for HDMI output
HDMI Endpoint optional properties:
- lanes: list of 8 pin numbers for the HDMI lanes: CLK+, CLK-, D0+, D0-,
D1+, D1-, D2+, D2-. (default: 0,1,2,3,4,5,6,7)
3. 한국어 전문 번역
영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.
DRA7x DSS core
1-38Texas Instruments DRA7x Display Subsystem 바인딩입니다. OMAP DSS의 공통 설명은 `Documentation/devicetree/bindings/display/ti/ti,omap-dss.txt`를 참조합니다.
DSS core의 필수 `compatible`은 `ti,dra7-dss`입니다. `reg`는 `dss` register 영역, `ti,hwmods`는 `dss_core`, `clocks`는 functional clock handle, `clock-names`는 `fck`, `syscon`은 control module core syscon node의 phandle입니다.
일부 DRA7xx SoC에는 dedicated video PLL이 하나, 일부에는 두 개가 있습니다. 선택 `reg`에 `pll1_clkctrl`, `pll1`, `pll2_clkctrl`, `pll2` register 영역을 넣고, `clocks`에는 video1/video2 PLL clock, `clock-names`에는 `video1_clk`, `video2_clk`를 넣어 설명할 수 있습니다.
필수 child node는 DISPC입니다. 선택 node는 HDMI 같은 DSS submodule과 DPI output용 video port입니다. DPI endpoint의 필수 `data-lines`는 사용되는 line 수를 나타냅니다.
DSS core가 DISPC를 필수 submodule로 포함하고 DPI 및 HDMI output을 선택적으로 제공합니다.
DRA7x DISPC
39-54DISPC의 필수 `compatible`은 `ti,dra7-dispc`, `reg`는 register 영역, `ti,hwmods`는 `dss_dispc`입니다. `interrupts`에는 DISPC interrupt를, `clocks`에는 functional clock handle을, `clock-names`에는 `fck`를 지정합니다.
선택 `max-memory-bandwidth`는 main memory에서 DISPC로 들어오는 input memory bandwidth limit를 byte per second 단위로 지정합니다.
Core, DISPC와 HDMI가 요구하는 clock 및 선택 bandwidth를 정리합니다.
DRA7x HDMI
55-74HDMI submodule의 필수 `compatible`은 `ti,dra7-hdmi`입니다. `reg`에는 `wp`, `pll`, `phy`, `core` register 영역을 넣고 `reg-names`에도 같은 네 이름을 같은 순서로 둡니다.
`interrupts`는 HDMI interrupt line, `ti,hwmods`는 `dss_hdmi`, `vdda-supply`는 VDDA power supply입니다. `clocks`에는 functional clock과 PLL clock handle을 넣고 `clock-names`는 `fck`, `sys_clk`입니다.
HDMI output용 video port는 선택 node입니다. HDMI endpoint의 선택 `lanes`는 `CLK+`, `CLK-`, `D0+`, `D0-`, `D1+`, `D1-`, `D2+`, `D2-` 순서의 pin 번호 8개를 나열하며 기본값은 `0,1,2,3,4,5,6,7`입니다.
요약과 해설
ti,dra7-dss.txt:1-74DSS hierarchy, bandwidth limit, HDMI register와 lane 구성을 설명합니다.