요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.
1. 요약·해설
원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.
2. 영어 원문 전체
번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.
원문 전체 펼치기
1
Binding for the AXS10X I2S PLL clock
3
This binding uses the common clock binding[1].
5
[1] Documentation/devicetree/bindings/clock/clock-bindings.txt
7
Required properties:
8
- compatible: shall be "snps,axs10x-i2s-pll-clock"
9
- reg : address and length of the I2S PLL register set.
10
- clocks: shall be the input parent clock phandle for the PLL.
11
- #clock-cells: from common clock binding; Should always be set to 0.
13
Example:
14
pll_clock: pll_clock {
15
compatible = "fixed-clock";
16
clock-frequency = <27000000>;
17
#clock-cells = <0>;
18
};
20
i2s_clock@100a0 {
21
compatible = "snps,axs10x-i2s-pll-clock";
22
reg = <0x100a0 0x10>;
23
clocks = <&pll_clock>;
24
#clock-cells = <0>;
25
};
3. 한국어 전문 번역
영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.
AXS10X I2S PLL clock 속성
1-12AXS10X I2S PLL clock 바인딩
이 바인딩은 공통 clock 바인딩 `Documentation/devicetree/bindings/clock/clock-bindings.txt`를 사용합니다.
필수 `compatible`은 `snps,axs10x-i2s-pll-clock`입니다. `reg`에는 I2S PLL register set의 주소와 길이를 지정합니다.
`clocks`는 PLL의 input parent clock phandle이어야 하며, 공통 clock 바인딩의 `#clock-cells`는 항상 0으로 설정해야 합니다.
fixed-clock→27,000,000 Hz parent
clocks phandle→PLL input
AXS10X I2S PLL→Register-controlled PLL
#clock-cells = 0→단일 output clock
27 MHz parent clock이 I2S PLL clock provider로 들어가는 흐름입니다.
27 MHz parent와 I2S PLL 예
13-25예제는 27 MHz fixed clock을 parent로 사용하고 0x100a0의 0x10-byte PLL register set을 기술합니다.
pll_clock: pll_clock {
compatible = "fixed-clock";
clock-frequency = <27000000>;
#clock-cells = <0>;
};
i2s_clock@100a0 {
compatible = "snps,axs10x-i2s-pll-clock";
reg = <0x100a0 0x10>;
clocks = <&pll_clock>;
#clock-cells = <0>;
};
요약과 해설
axs10x-i2s-pll-clock.txt:1-25PLL register set, parent clock과 단일 output clock 구성을 설명합니다.