Marvell Armada AP80x System Controller

AP80x system controller 개요

Marvell Armada AP80x System Controller

AP806/AP807은 Marvell Armada 7K, 8K, 931x SoC를 이루는 두 core hardware block 중 하나입니다. 이 block의 system controller는 clock, pin muxing과 그 밖의 여러 SoC configuration 기능에 접근하는 register를 제공합니다.

이 DT binding은 해당 system controller를 기술합니다. Top-level node의 `compatible`은 `syscon`, `simple-mfd`여야 하며 `reg`에는 AP80x system controller register area가 들어갑니다.

System Controller 0 clock

SYSTEM CONTROLLER 0

Clock

AP806/AP807 system controller Device Tree node는 여러 clock을 제공합니다. ID 0은 CPU cluster 0 reference clock, ID 1은 CPU cluster 1 reference clock, ID 2는 1200 MHz fixed PLL, ID 3은 fixed PLL에서 파생한 MSS clock입니다.

필수 `compatible`은 `marvell,ap806-clock` 또는 `marvell,ap807-clock` 중 하나이며 `#clock-cells`는 1이어야 합니다.

Pinctrl과 MPP function 표

Pinctrl

공통 binding과 사용법은 `Documentation/devicetree/bindings/pinctrl/marvell,mvebu-pinctrl.txt`를 참조하십시오.

필수 `compatible`은 `marvell,ap806-pinctrl`입니다.

아래 표에서 괄호 안 표기 `(x)`는 `marvell,function`의 MPP name 일부가 아니며 이 문서에서 상세 signal을 설명하기 위해서만 사용합니다.

name        pins        functions
================================================================================
mpp0        0        gpio, sdio(clk), spi0(clk)
mpp1        1        gpio, sdio(cmd), spi0(miso)
mpp2        2        gpio, sdio(d0), spi0(mosi)
mpp3        3        gpio, sdio(d1), spi0(cs0n)
mpp4        4        gpio, sdio(d2), i2c0(sda)
mpp5        5        gpio, sdio(d3), i2c0(sdk)
mpp6        6        gpio, sdio(ds)
mpp7        7        gpio, sdio(d4), uart1(rxd)
mpp8        8        gpio, sdio(d5), uart1(txd)
mpp9        9        gpio, sdio(d6), spi0(cs1n)
mpp10        10        gpio, sdio(d7)
mpp11        11        gpio, uart0(txd)
mpp12        12        gpio, sdio(pw_off), sdio(hw_rst)
mpp13        13        gpio
mpp14        14        gpio
mpp15        15        gpio
mpp16        16        gpio
mpp17        17        gpio
mpp18        18        gpio
mpp19        19        gpio, uart0(rxd), sdio(pw_off)

GPIO, PWM offset와 System Controller 0 예

GPIO

공통 binding과 사용법은 `Documentation/devicetree/bindings/gpio/gpio-mvebu.yaml`을 참조하십시오.

필수 `compatible`은 `marvell,armada-8k-gpio`이고 `offset`은 syscon block 내부 offset address입니다.

Optional `marvell,pwm-offset`은 syscon block 안의 PWM duration control register offset address입니다.

다음 예는 하나의 `system-controller@6f4000` 아래 clock, pinctrl, GPIO child node를 구성합니다. GPIO는 19개 line, pinctrl range, PWM offset과 MSS clock ID 3을 사용합니다.

ap_syscon: system-controller@6f4000 {
        compatible = "syscon", "simple-mfd";
        reg = <0x6f4000 0x1000>;

        ap_clk: clock {
                compatible = "marvell,ap806-clock";
                #clock-cells = <1>;
        };

        ap_pinctrl: pinctrl {
                compatible = "marvell,ap806-pinctrl";
        };

        ap_gpio: gpio {
                compatible = "marvell,armada-8k-gpio";
                offset = <0x1040>;
                ngpios = <19>;
                gpio-controller;
                #gpio-cells = <2>;
                gpio-ranges = <&ap_pinctrl 0 0 19>;
                marvell,pwm-offset = <0x10c0>;
                #pwm-cells = <2>;
                clocks = <&ap_clk 3>;
        };
};

System Controller 1 cluster clock

SYSTEM CONTROLLER 1

Cluster clock

이 binding은 Marvell AP806/AP807 cluster clock을 설명합니다. 각 cluster는 같은 frequency로 실행되는 CPU를 최대 두 개 포함합니다.

필수 `compatible`은 `marvell,ap806-cpu-clock` 또는 `marvell,ap807-cpu-clock` 중 하나입니다. `#clock-cells`는 1이어야 합니다.

`clocks`에는 cluster마다 하나씩 input parent clock phandle을 넣고 `reg`에는 cluster clock과 연결된 register range를 넣습니다.

다음 예는 `system-controller@6f8000`에 AP806 cluster clock을 두고 두 cluster reference clock을 parent로 연결합니다.

ap_syscon1: system-controller@6f8000 {
        compatible = "marvell,armada-ap806-syscon1", "syscon", "simple-mfd";
        reg = <0x6f8000 0x1000>;

        cpu_clk: clock-cpu@278 {
                compatible = "marvell,ap806-cpu-clock";
                clocks = <&ap_clk 0>, <&ap_clk 1>;
                #clock-cells = <1>;
                reg = <0x278 0xa30>;
        };
};