ARM Broadcom STB platform bindings

Broadcom STB root와 system-control syscon

ARM Broadcom STB platform Device Tree binding

Broadcom Brahma15 ARM 기반 BCMxxxx SoC, 일반적으로 BCM7xxx 계열을 사용하는 board는 이 문서의 DT 구성을 따라야 합니다.

Root node의 필수 `compatible`은 chip별 `brcm,bcm<chip_id>`와 공통 family string `brcm,brcmstb`입니다.

BCM7445 root node 예

/ {
    #address-cells = <2>;
    #size-cells = <2>;
    model = "Broadcom STB (bcm7445)";
    compatible = "brcm,bcm7445", "brcm,brcmstb";

일반 system control에 사용하는 platform-specific register를 mapping하는 syscon node도 필요합니다.

SUN top control은 `brcm,bcm<chip_id>-sun-top-ctrl`, `syscon`을 사용합니다. CPU BIU control은 chip별 `brcm,bcm<chip_id>-cpu-biu-ctrl`, 공통 `brcm,brcmstb-cpu-biu-ctrl`, `syscon`을 사용합니다. HIF continuation은 `brcm,bcm<chip_id>-hif-continuation`, `syscon`을 사용합니다.

CPU BIU와 Write Pairing

`cpu-biu-ctrl` node

Broadcom Brahma15 ARM CPU와 Brahma53 ARM64 CPU를 사용하는 SoC에는 전용 Bus Interface Unit, 즉 BIU block이 있습니다. BIU는 CPU complex를 서로 다른 Memory Controller Port, 즉 MCP에 연결하고 제어하며 memory controller, 즉 MEMC마다 port 하나가 대응합니다.

BIU의 Write Pairing 기능은 인접한 cache line 두 개를 memory controller로 보내는 하나의 burst write transaction으로 합쳐 write bandwidth를 최대화합니다.

필수 `compatible`은 `brcm,bcm7445-cpu-biu-ctrl`, `brcm,brcmstb-cpu-biu-ctrl`, `syscon`입니다.

Optional boolean property `brcm,write-pairing`이 있으면 해당 chip이 write pairing을 지원한다는 뜻입니다.

SUN top control, CPU BIU control과 HIF continuation을 배치한 예

rdb {
    #address-cells = <1>;
    #size-cells = <1>;
    compatible = "simple-bus";
    ranges = <0 0x00 0xf0000000 0x1000000>;

    sun_top_ctrl: syscon@404000 {
        compatible = "brcm,bcm7445-sun-top-ctrl", "syscon";
        reg = <0x404000 0x51c>;
    };

    hif_cpubiuctrl: syscon@3e2400 {
        compatible = "brcm,bcm7445-cpu-biu-ctrl", "brcm,brcmstb-cpu-biu-ctrl", "syscon";
        reg = <0x3e2400 0x5b4>;
        brcm,write-pairing;
    };

    hif_continuation: syscon@452000 {
        compatible = "brcm,bcm7445-hif-continuation", "syscon";
        reg = <0x452000 0x100>;
    };
};

SMP initialization용 smpboot node

SMP initialization과 reboot를 지원하는 node가 필요합니다.

`smpboot`의 필수 property

`compatible` string은 `brcm,brcmstb-smpboot`입니다.

`syscon-cpu`는 BSP에 특정 CPU power-on register 위치를 알려 주는 phandle 및 integer array property입니다. 배열에는 `hif_cpubiuctrl` syscon node의 phandle, base CPU power zone register offset, base CPU reset register offset을 순서대로 둡니다.

`syscon-cont`는 CPU boot continuation register를 설명하는 syscon node를 가리키는 phandle이며 `hif_continuation` node를 참조합니다.

SMP boot node 예

smpboot {
    compatible = "brcm,brcmstb-smpboot";
    syscon-cpu = <&hif_cpubiuctrl 0x88 0x178>;
    syscon-cont = <&hif_continuation>;
};

System reboot node

`reboot`의 필수 property

새 SYS_CTRL interface를 사용하는 40nm/28nm chip은 `compatible = "brcm,brcmstb-reboot"`를 사용합니다. 오래된 SUN_TOP_CTRL interface를 사용하는 65nm chip은 `brcm,bcm7038-reboot`를 사용합니다.

`syscon`은 general system reset register를 설명하는 syscon node를 가리키는 phandle 및 integer array입니다. 배열에는 `sun_top_ctrl` phandle, `reset source enable` register offset, `software master reset` register offset을 순서대로 둡니다.

Reboot node 예

reboot {
    compatible = "brcm,brcmstb-reboot";
    syscon = <&sun_top_ctrl 0x304 0x308>;
};

Power management와 AON CTRL

Power management

특히 S2, S3, S5 system suspend를 지원하려면 아래 SoC component가 필요합니다.

Always-On control block, 즉 AON CTRL

이 hardware는 low-power mode에서도 항상 켜져 있는 hardware의 control register를 제공합니다. Power Management State Machine, 즉 PMSM이 그 예입니다.

필수 `compatible`은 `brcm,brcmstb-aon-ctrl`이고 `reg`에는 AON CTRL block의 register 시작 주소와 길이가 들어갑니다.

AON CTRL node 예

aon-ctrl@410000 {
        compatible = "brcm,brcmstb-aon-ctrl";
        reg = <0x410000 0x400>;
};

Memory controller, DDR PHY와 SHIMPHY

Memory controller

Broadcom STB SoC에는 보통 서로 독립적인 memory controller가 여러 개 있습니다. Controller마다 control register, DDR PHY 등 독립적으로 version이 관리되는 hardware block이 여러 개 연결될 수 있습니다.

이를 parent `memory_controllers` block으로 표현하고 system의 controller마다 subnode 하나를 두며, 각 subnode에 PHY 같은 hardware register resource를 연결할 수 있습니다.

MEMC, 즉 MEMory Controller

MEMC node 하나는 단일 memory controller instance를 나타냅니다. 필수 `compatible`에는 `brcm,brcmstb-memc`와 `simple-bus`가 들어가야 하며 관련 hardware resource를 subnode로 포함해야 합니다.

DDR PHY control

이 node는 해당 memory controller의 DDR PHY control register를 나타냅니다. `compatible`은 `brcm,brcmstb-ddr-phy-v71.1`, `brcm,brcmstb-ddr-phy-v72.0`, `brcm,brcmstb-ddr-phy-v225.1`, `brcm,brcmstb-ddr-phy-v240.1`, `brcm,brcmstb-ddr-phy-v240.2` 중 하나여야 하고 `reg`에는 DDR PHY register range가 들어갑니다.

DDR SHIMPHY

이 node는 해당 memory controller의 DDR SHIMPHY control register를 나타냅니다. 필수 `compatible`은 `brcm,brcmstb-ddr-shimphy-v1.0`이고 `reg`에는 DDR SHIMPHY register range가 들어갑니다.

MEMC DDR control

이 block은 sequencer DRAM parameter와 control register를 제공하며 Self-Refresh Power-Down, 즉 SRPD 등에 사용됩니다.

지원하는 `compatible` string과 property 전체 목록은 `Documentation/devicetree/bindings/memory-controllers/brcm,brcmstb-memc-ddr.yaml`을 참조하십시오.

세 memory controller instance를 구성한 예

memory_controllers {
        ranges;
        compatible = "simple-bus";

        memc@0 {
                compatible = "brcm,brcmstb-memc", "simple-bus";
                ranges;

                ddr-phy@f1106000 {
                        compatible = "brcm,brcmstb-ddr-phy-v240.1";
                        reg = <0xf1106000 0x21c>;
                };

                shimphy@f1108000 {
                        compatible = "brcm,brcmstb-ddr-shimphy-v1.0";
                        reg = <0xf1108000 0xe4>;
                };

                memc-ddr@f1102000 {
                        reg = <0xf1102000 0x800>;
                        compatible = "brcm,brcmstb-memc-ddr";
                };
        };

        memc@1 {
                compatible = "brcm,brcmstb-memc", "simple-bus";
                ranges;

                ddr-phy@f1186000 {
                        compatible = "brcm,brcmstb-ddr-phy-v240.1";
                        reg = <0xf1186000 0x21c>;
                };

                shimphy@f1188000 {
                        compatible = "brcm,brcmstb-ddr-shimphy-v1.0";
                        reg = <0xf1188000 0xe4>;
                };

                memc-ddr@f1182000 {
                        reg = <0xf1182000 0x800>;
                        compatible = "brcm,brcmstb-memc-ddr";
                };
        };

        memc@2 {
                compatible = "brcm,brcmstb-memc", "simple-bus";
                ranges;

                ddr-phy@f1206000 {
                        compatible = "brcm,brcmstb-ddr-phy-v240.1";
                        reg = <0xf1206000 0x21c>;
                };

                shimphy@f1208000 {
                        compatible = "brcm,brcmstb-ddr-shimphy-v1.0";
                        reg = <0xf1208000 0xe4>;
                };

                memc-ddr@f1202000 {
                        reg = <0xf1202000 0x800>;
                        compatible = "brcm,brcmstb-memc-ddr";
                };
        };
};